

数字大规模集成电路设计 **(A)**

李翔宇

清华大学集成电路学院

xiangyuli@tsinghua.edu.cn

- 助教:

孙雅倩

syq19@mails.tsinghua.edu.cn

赵灿坤

zck22@mails.tsinghua.edu.cn

- 课程群:



2022秋数大课程群（进群改真名）



该二维码7天内(9月18日前)有效，重新进入将更新

Class WeChat Group

教学方式：混合式教学

线下：课堂教学

16周，48学时

课堂讲授

作业、课程设计、考试

课程主要内容、提高性内容

85%

在线课(Small Private Online Course)：自学

视频 (1781 min)

习题、期末考试


补修、基础性内容

根据自身情况选学

15%

SPOC

 <https://tsinghua.yuketang.cn>



成绩与考核

线下（总成绩85%）

- 作业：20%
每2周一次，周二
24:00前网络学堂提交。
随堂测试
- 期中考试：20%
第8周左右，60分钟
- 课程设计：25%，3-4人
一组
- 期末考试：35%

SPOC（总成绩15%）

每节一个测试，按照进度要求
完成（50%）
期末考试（50%）

课程内容

如何用集成电路实现数字电路和数字系统

- 工作原理
- 影响电路性能的效应、机理
- 分析方法
- 设计技术

晶体管级电路设计

专业基础课：面向数字集成电路方向学生

教材

- (1) 《数字集成电路——电路、系统与设计》（第二版）， Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic 著，周润德译，电子工业出版社，2017.1
- (2) Neil H. E.Weste & David Harris著，周润德 译：
《CMOS 超大规模集成电路设计》（第四版），电子工业出版社.


参考书目：

- (1) 《纳米CMOS集成电路——从基本原理到专用芯片实现》，Harry Veendrick 著，周润德 译：电子工业出版社。
- (2) 《现代VLSI设计:基于IP核的设计(第4版)(英文版)》，Wayne Wolf, 电子工业出版社。


推荐刊物、国际会议

- ❖ JSSC: IEEE Journal of Solid-State Circuits
- ❖ ISSCC: The International Solid-State Circuits Conference, IEEE
- ❖ CICC: The Custom Integrated Circuits Conference, IEEE
- ❖ DAC: International Design Automation Conference, IEEE
- ❖ IEEE Transaction on VLSI

课程大纲



一般数字处理器的组成



- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略

第一章


绪论

数字集成电路

数字电路是处理数字信号的电路。它具有离散的状态，用来执行逻辑代数运算，由完成各种逻辑运算的基本单元电路（逻辑门）组成。——**理论的、抽象的概念。**


集成电路技术是将电路的元器件和导线都集成在一块小的芯片上形成一个独立的整体的技术。它的核心是将电路系统微型化和集成化。

数字集成电路是以集成电路方式**实现的**数字电路。它的核心器件是MOS晶体管。——**真实的、物理的实体**



数字集成电路或非门

静态互补CMOS逻辑门




逻辑门设计实例

画出实现 $Y = \bar{A}(\bar{B} + \bar{C})$ 功能的逻辑门的电路图。

解：

这个逻辑函数不具有反相形式，无法直接得到下拉网络的导通条件，所以需要先对它进行一下变换：

$$\begin{aligned} Y &= \bar{A}(\bar{B} + \bar{C}) \\ &= \overline{\overline{\bar{A}(\bar{B} + \bar{C})}} \\ &= \overline{A + (B + C)} \\ &= \overline{A + B \cdot C} \end{aligned}$$



集成电路的成本

非重复性工程 (Non-Recurring Engineering, NRE)

$$\text{单颗芯片的总成本} = \text{单颗芯片的重复性成本} + \frac{\text{固定成本}}{\text{产量}}$$

单颗芯片的制造成本 + 单颗芯片的测试成本 + 单颗芯片的封装成本

$$\text{单颗芯片的制造成本} = \frac{\text{晶圆成本}}{N \times Y}$$

N ——完整管芯数, Y ——芯片的成品率,
 D ——单位面积平均缺陷数

$$N = \frac{\pi \times (R - \sqrt{A})^2}{A}$$

$$Y = e^{-AD}$$

小面积芯片制造成本随 A 线性增长, 大管芯的制造成本随 A 呈指数关系增长。

设计指标

由于器件、互连线的物理效应，使得电路存在一系列非理想的开销，体现为电路的各项指标。



•设计指标的发展趋势：

- 多元化：某些应用需要对多项指标进行多维度的优化，折中问题更加复杂。
- 极端化：某些应用对单项指标的要求不断挑战极限。

a5

典型应用：

高性能计算（计算密集型应用）——高性能

低功耗芯片与绿色芯片——超低功耗

直接与物理系统相接的信息系统——可靠性

消费类产品——上市时间、成本

adm, 2013/9/14

- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略

第一章

绪论

IRDS

[IEEE International Roadmap for Devices and Systems - IEEE IRDS™](https://irds.ieee.org/)



<https://irds.ieee.org/>



IRDS™ 是一组关于电子器件和系统的技术路线预测报告，服务于学术界、制造、供应链和研究合作，目标：

- 1.指出未来15年的关键发展趋势
 - 2.确定器件和系统的需求、挑战和潜在的解决方案与创新机会
- 由ITRS（国际半导体技术路线图）到IRDS™ 的演变反映了，系统的关注范围在扩大，
关注重点：器件->电路->逻辑门->功能模块->系统->架构和应用


特征尺寸的变化



物理线宽
缩小趋于
停滞

“INTERNATIONAL ROADMAP FOR DEVICES AND SYSTEMS IRDS (IRDS) 2020”

大型数字芯片




A100 Image Copyright © 2020 NVIDIA Corporation. Die Size Analysis Conducted by Lambda Labs, Inc. - <https://lambdalabs.com>

工艺	7nm
晶体管数量	54.6 亿
芯片尺寸	826 mm ²
GPU实例	7
发布时年份	2020

英伟达图形处理器（GPU）芯片 A100

Moore's Law and More

LX4





LX4


器件尺寸继续沿着moore定律缩小；应用日益多元化，导致更宽的需求谱(requirements spectrum)。从与信息系统交互为主扩展到与人和环境交互，异质集成的要求推动了SiP的发展；数字片上系统(SoC)的发展使得信息处理能力不断提升。SiP和SoC的结合将带来更高附加值的产品。

Li XY, 2014/9/20


集成系统实例



异质集成
(heterogeneous)



JSSCC, 48(1), JAN. 2013



2022-2023秋

第一章 绪论

22
清华大学集成电路学院 李翔宇

LX5

A Modular 1 mm Die-Stacked Sensing Platform


With Low Power I2C Inter-Die Communication and Multi-Modal Energy Harvesting, JSSCC,48(1), 2013:229-243.

Li XY, 2014/9/20


3D同质(homogeneous)集成

MIMO LTE芯片（采用两个完全相同的管芯堆叠，实现双倍的并行处理能力）

IEEE JSSC, 52(1), JAN. 2017



Bottom die photo (72 mm²)




μ-bump

TSV AR 1:8


BEOL bottom die

Copper Pillar

Package ball



3D cross section



特斯拉的Dojo人工智能训练芯片

25颗芯片组成的超算阵列


算力：**9PFLOPS**

带宽：芯片方阵各边 **9TB** 每秒

单个Tile的供电电流18000A


散热能力：**15 kW**

多个Tile可以组成集群，算力达到E级（ 10^{18} ）



Wafer Scale Engine (WSI)

Cerebras Wafer Scale Engine 成为有史以来最大的处理器



单晶圆提供超级计算机级的计算能力。
经济学：服务利润能够覆盖硬件成本。

主要参数


	WSE 2	WSE	Nvidia A100
Size	46,225 mm ²	46,225 mm ²	826 mm ²
Transistors	2.6 trillion	1.2 trillion	54.2 billion
Cores	850,000	400,000	7,344
On-chip memory	40 gigabytes	18 GB	40 megabytes
Memory bandwidth	20 petabytes/s	9 PB/s	155 GB/s
Fabric bandwidth	220 petabits/s	100 Pb/s	600 gigabytes/s
Fabrication process	7 nm	16 nm	7 nm

- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略


第一章

绪论

设计-生产过程



复杂度与设计能力



a8

a8

硬件设计能力与制造能力之间存在差距；
采用基于IP的方法可以提高设计的工作效率；
面向硬件的嵌入式软件设计能力与硬件设计能力之间存在缺口。

原因：

- 1.物理设计和电路设计需要更加紧密的结合；
2. 物理效应更多，模型更加复杂；
3. 系统规模增大、异质性提高、灵活性和效率提升的要求使得需要软硬协同设计，专用架构需要专用底层软件
4. 设计技术的增加导致设计流程非常复杂
5. 复杂设计的验证、调试变得非常困难和耗时

adm, 2013/9/14

设计技术现状

✿ 自动化设计：应采用**适合设计自动化的设计方法和策略** ^{a9}

✿ **基于IP的设计和基于平台的设计** ^{a11}

- 复用已有的功能模块（IP）组成系统
- 基于固定的平台架构进行开发
- 运行嵌入式软件：软硬件协同设计


幻灯片 30

a9 当今的数字VLSI设计技术必须考虑它的自动化可行性，难以实现自动化的技术很难在工业界得到广泛应用。
adm, 2012/9/10

a11 IP:经过验证的、有标准接口的功能模块
adm, 2013/9/14


System-on-a-Chip示例

Bay Trail SOC Block Diagram




(Intel)


设计-生产过程（硬核）




设计-生产过程（软核）



基于标准单元的设计-生产过程



基于预扩散阵列的设计




LX5

门海/门阵列是预先制造出含有基本单元或晶体管阵列的圆片，变成实际的设计只需要加上所希望的互连（金属化）随着金属化成为最费时的工艺步骤，门阵列/门海方式已较少使用。但其所具有的规则性仍具有价值。

Li XY, 2015/9/14

基于预布线阵列的设计



LX6


FPGA是预先制造出来的含有可编程逻辑单元和可编程互连的芯片，变成实际的设计只需要对逻辑和互连进行编程即可。编程可以通过熔丝/反熔丝或改写编程信息存储器的方式实现。

FPGA和CPLD具有非常短的设计周期和研发成本，适用于原型验证和性能要求较低的应用。FPGA由可配置模块（一般由LUT实现）和可配置开关阵列组成。


CPLD一般以PAL（programmable array logic）结构的可编程逻辑单元为主，采用非挥发性方式保存编程信息，实现以逻辑运算为主的、低复杂度的设计。

Li XY, 2015/9/14


简单FPGA布置




简单的FPGA可配置逻辑单元



数字VLSI的实现策略



不同实现方式对灵活性和能量效率的影响




ASIC实现方式新技术（1）



嵌入式阵列


- 把大单元和门阵列组合在一起
- 通过定制少数金属或通孔层完成编程
- 在完成大单元选型与门数估计后即可开始前端加工




ASIC实现方式新技术（2）

结构化ASIC或平台ASIC

- 把FPGA和基于单元的实现方式结合（嵌入处理器、可配置的PLL、I/O等）
- 完成了布局规划



XCZU7EV FPGA








芯粒(chiplet)技术

A **chiplet** is an integrated circuit block that is part of a chip that consists of multiple such chiplets. In such chips, a system is subdivided into functional circuit blocks, called "chiplets", that are often **reusable** IP blocks.

——wikichip

AMD Zen 2 EPYC处理器



华为昇腾910


Chiplet的设计哲学

✿ 突破掩模版（reticle）尺寸限制

- EUV光刻机的曝光场大小是26 mm×33mm（858 mm²）
- 进一步提高集成度必须把芯片拆分

✿ 用多个小芯片代替一个大芯片降低成本

- 增加管芯数量
- 提高成品率（芯片面积变小）



150mm直径圆片，若芯片面积为360mm²


$$N_{total}=150$$

若分割成4个面积99m²的小芯片；

$$N_{total}=622>150\text{的4倍}$$



Chiplet的设计哲学

- ❖ 芯片级设计复用，加工后在封装阶段进行系统功能定义，缩短上市时间；
- ❖ 系统顶层结构可重构，每个小芯片可以采用不同的实现方式，效率和灵活性的折中。



芯片集成结构（示例）

Intel Ponte Vecchio GPU



标准化工作

🌳 Intel, AMD, Google, TSMC, ASE等国际企业成立UCIe联盟，提出chiplet接口标准





Figure 7. UCIe Layers and functionalities



总结

- ✿ 把NMOS/PMOS作为开关构成CMOS逻辑门
 - 互补逻辑门——上拉网络+下拉网络（**互补网络**）
 - **逻辑门设计方法**
- ✿ 集成电路的各项性能指标与器件、互连的物理效应密切相关
- ✿ 数字集成电路技术现状
 - 物理尺度：纳米级
 - 数十亿级集成度
 - SoC=>SiP,WSE
 - 3D时代开启

总结（续）

- ✿ 按照定制程度不同实现数字VLSI可以选用
 - 全定制设计、基于标准单元库的设计、基于现场可编程门阵列（FPGA）的设计
 - 它们的性能递减、设计周期递减、成本递减
 - 硅IP复用的Chiplet模式

总结（续）

数字集成电路的设计技术现状

- 高度自动化
- 基于平台的设计方式
- 灵活、快速的设计方式更具有吸引力

- MOS管的原理与一阶模型
- MOS管的动态特性
- 纳米工艺MOS管的二阶效应
- 3D晶体管

第二章

MOS场效应晶体管

MOS管的原理与一阶模型

MOS晶体管原理和阈值电压


 速度饱和

 沟道长度调制效应


 手工分析模型

MOS场效应管原理

NMOS:



当 $V_G > V_T$ ，出现沟道，源漏之间导通，当D-S之间存在电势差就可以形成电流。




反型之后，源极-衬底间的势垒消失，再增加 V_{GS} ，就从源区补充电子，耗尽区宽度不再变化。

阈值电压

$$V_{GS} = V_T$$


强反型时的反型层电荷量 $Q_F = 2\Phi_F C_{OX}$



$Q_{ms} = \Phi_{ms} C_{OX}$ Q_B 是耗尽区电荷量

阈值电压 (V_T): 反型区载流子 (电子) 浓度等于衬底掺杂浓度 (强反型) 时的 V_{GS} 。

反型层使得S和D连通, 称为**沟道**。



Φ_F : 费米电势


Φ_{ms} : 栅-半导体间的功函数差

C_{ox} 是单位面积的栅氧化层电容

强反型条件

强反型条件（以NMOS管为例）：

- 克服栅极(多晶硅)-半导体间的**功函数差**（-）：材料参数
- 产生浓度与衬底空穴浓度相同的电子载流子 ($2\phi_F$) (**p衬底为一**)：工艺参数 LX9
- 补偿沟道区中暴露的固定电荷 Q_B (**NMOS为一**)



$$V_T C_{ox} + \underbrace{(-\phi_{ms})}_{\text{功函数差}} C_{ox} = \underbrace{-Q_B}_{\text{耗尽区电荷}} - \underbrace{2\phi_F}_{\text{费米电势}} C_{ox}$$

幻灯片 5

LX9

不同教材中对于费米电势的定义不一致，正负号可能存在差异！

Li XY, 2022/9/17

阈值电压公式


$$V_T = \phi_{ms} - 2\phi_F - \frac{Q_B}{C_{ox}}$$

考虑其它电荷后的阈值电压公式：

$$V_T = \phi_{ms} - 2\phi_F - \frac{Q_B}{C_{ox}} - \frac{Q_{SS}}{C_{ox}} - \frac{Q_I}{C_{ox}}$$

$\phi_{ms}, \phi_F, \frac{Q_{SS}}{C_{ox}}, \frac{Q_I}{C_{ox}}$ 为工艺参数

Q_B 与衬底掺杂浓度（工艺参数）
和衬底-沟道间的偏置电压有关。



体效应

体效应（衬偏调制效应）：

LX2
LI X.Y.1

- $V_{SB} \uparrow \Rightarrow |Q_B| \uparrow \Rightarrow V_T \uparrow$

$$Q_B = \sqrt{2q\epsilon_{Si} N_A |-2\phi_F + V_{SB}|}$$

$$V_T = V_{T0} + \gamma(\sqrt{|V_{SB} + (-2\phi_F)|} - \sqrt{|2\phi_F|}), \gamma = \frac{1}{C_{ox}} \sqrt{2q\epsilon_{Si} N_A}$$

（衬偏效应系数, 体系数,
body factor）

$$V_{T0} = \phi_{ms} - 2\phi_F - \frac{Q_{B0}}{C_{ox}} - \frac{Q_{SS}}{C_{ox}} - \frac{Q_I}{C_{ox}}$$

幻灯片 7


LX2 **Vsb**增加，沟道-衬底间PN结中的势垒上升，强反型条件下的耗尽区变宽。
Li XY, 2016/9/18

LI X.Y.1 PMOS的体系数为负值（因为QB项在计算阈值电压时要取反）
Li Xiangyu, 2018/9/24

体效应

随着衬底和源极（沟道）之间的电势差的增大，耗尽层电荷增多，发生强反型需要的 V_{GS} 升高。

V_{th}



长沟器件电流方程


❖ 截止区($V_{GS}=0$) $I_D=0$

❖ 电阻（线性）区($V_{GS}>V_T$,
 $V_{GD}>V_T$ 或 $V_{DS}<V_{GS}-V_T$)

$$I_D = k'_n \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

❖ 饱和区 ($V_{GS}>V_T$, $V_{GD}<V_T$ 或
 $V_{DS}>V_{GS}-V_T$)

$$I_D = \frac{k'_n}{2} \frac{W}{L} (V_{GS} - V_T)^2$$




$$k'_n = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}}$$

$$k_n = k'_n \frac{W}{L}$$

(增强型NMOS)

I-V特性（一阶模型）


增强型NMOS的 I_D - V_{DS} 曲线



因为有效反型层进入饱和而出现电流饱和。

二次关系

PMOS管的 I - V 特性曲线



MOS管的原理与一阶模型

🌿 MOS晶体管原理和阈值电压


🌿 速度饱和

🌿 沟道长度调制效应

🌿 手工分析模型

速度饱和

- $\xi = V_{DS}/L$, L 减小, 较低的电压就可以达到临界电场 ξ_c
- 电子与空穴的饱和速度大致相同, 空穴的临界电场要稍高



修正电阻区电流公式

载流子漂移速度

$$v = \begin{cases} \frac{\mu_n \xi}{1 + \xi / \xi_c} & \xi \leq \xi_c \\ v_{sat} & \xi \geq \xi_c \end{cases}$$

$$\xi_c = 2v_{sat} / \mu_n \quad (\text{连续性要求})$$

电阻区 ($\xi \leq \xi_c$)

$$I_D = W \times Q_n(x) \times v(x)$$

$$= W \times C_{OX} (V_{GS} - V_T - V(x)) \left(\frac{\mu_n \xi(x)}{1 + \frac{\xi(x)}{\xi_c}} \right)$$

$$\xi(x) = \frac{dV(x)}{dx}$$

电阻区修正电流方程

$$I_D = \frac{\mu_n C_{OX}}{1 + (V_{DS} / \xi_c L)} \left(\frac{W}{L} \right) \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$
$$= k_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \kappa(V_{DS})$$

$$\kappa(V) = \frac{1}{1 + (V / \xi_c L)} < 1$$

$$V / L \ll \xi_c, \kappa(V) \approx 1$$

速度饱和使得器件的电流变小。

速度饱和电流公式

$v = v_{sat}, V_{DS} = V_{DSat}$ 由连续性要求:

$$I_{DSAT} = v_{sat} C_{ox} W (V_{GT} - V_{DSat}) = k_n \left[V_{GT} V_{DSat} - \frac{V_{DSat}^2}{2} \right] \kappa(V_{DSat})$$


其中, $V_{GT} = V_{GS} - V_T$

$$\Rightarrow V_{DSat} = \kappa(V_{GT}) V_{GT} \quad \xi_c = 2v_{sat} / \mu_n$$

$$\because \kappa(V_{GT}) < 1 \quad \therefore V_{DSat} < V_{GT} = V_{DSAT \text{ 长沟}}$$

V_{DSat} 是短沟器件速度饱和和电阻区电流方程的临界 V_{DS} 值(拟合参数), 它小于沟道夹断情况对应的饱和电压。

长沟器件与短沟器件的 I_D - V_{DS} 特性



饱和电流 vs. V_{GT}

$$\begin{aligned} I_D &= v_{sat} C_{ox} W (V_{GT} - V_{DSat}) = v_{sat} C_{ox} W (V_{GT} - \kappa(V_{GT}) V_{GT}) \\ &= v_{sat} C_{ox} W \frac{V_{GT}^2}{V_{GT} + \xi_c L} \end{aligned}$$


$$\xi_c L \gg V_{GT}, \frac{V_{GT}^2}{V_{GT} + \xi_c L} \approx \frac{V_{GT}^2}{\xi_c L} = \frac{\mu_n}{2v_{sat}} \frac{V_{GT}^2}{L},$$

$$I_{DSAT} = \frac{1}{2} \frac{W}{L} C_{ox} \mu_n V_{GT}^2;$$

长沟，二次关系

$$\xi_c L \ll V_{GT}, \frac{V_{GT}^2}{V_{GT} + \xi_c L} \approx V_{GT}, I_{DSAT} = v_{sat} C_{ox} W V_{GT}. \text{ 短沟，一次关系}$$

$$I_D - V_{GS}$$



速度饱和的简化模型


近似假设：1.速度突变

$$v = \mu_n \xi, \quad \text{若 } \xi \leq \xi_c$$

$$= v_{sat} = \mu_n \xi_c, \quad \text{若 } \xi \geq \xi_c$$

2. V_{DSAT} 是一个常数： $V_{DSAT} \approx L \xi_c = \frac{L v_{sat}}{\mu_n}$

(对于 V_{GT} 较大时是合理的) LX6



$$v_{sat} = 1 \cdot \frac{\mu_n V_{DSAT}}{L} = 1 \cdot \mu_n \xi_c$$

幻灯片 20

LX6

当 $V_{GT} \gg E_c L$, $k(V_{GT})$ 近似与 V_{GT} 成反比, 则根据P14的VDSAT公式, VDSAT近似是常数。

Li XY, 2016/9/18

简化后的电流公式

电阻区:
$$I_{DS} = \mu_n C_{OX} \frac{W}{L} [(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}]$$

速度饱和区:
$$I_{DSAT} = I_D (V_{DS} = V_{DSAT})$$

$$\begin{aligned} &= \mu_n C_{OX} \frac{W}{L} [(V_{GS} - V_T)V_{DSAT} - \frac{V_{DSAT}^2}{2}] \\ &= v_{sat} C_{OX} W (V_{GT} - \frac{V_{DSAT}}{2}) \end{aligned}$$

I_{DSAT} - V_{GT} 成线性关系

幻灯片 21

a5

速度饱和时 V_{DSAT} 是一个工艺决定的常数，而长沟器件中的饱和电压是 V_{GT} 。

adm, 2012/9/16

MOS管的原理与一阶模型

🌿 MOS晶体管原理和阈值电压

🌿 速度饱和

🌿 沟道长度调制效应


🌿 手工分析模型

沟道长度调制效应


当 V_{DS} 上升时, 夹断点向源端移动 (速度饱和时, V_{DS} 增大会引起处于临界电场的点向源端移动, 所以速度饱和情况下也存在类似效应。)

$$I_D = \frac{k'_n}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

λ ——沟道长度调制系数



短沟器件的电流-电压关系




因为迁移率退化使电流进入饱和。

线性关系

MOS管的原理与一阶模型

- ❖ MOS晶体管原理和阈值电压
- ❖ 速度饱和
- ❖ 沟道长度调制效应
- ❖ 手工分析模型

统一（手工）计算模型



$$I_D = 0 \text{ for } V_{GT} \leq 0$$


$$I_D = k' \frac{W}{L} \left(V_{GT} V_{min} - \frac{V_{min}^2}{2} \right) (1 + \lambda V_{DS}) \text{ for } V_{GT} \geq 0$$

$$\text{with } V_{min} = \min(V_{GT}, V_{DS}, V_{DSAT}),$$

$$V_{GT} = V_{GS} - V_T,$$

$$\text{and } V_T = V_{T0} + \gamma (\sqrt{|-2\phi_F + V_{SB}|} - \sqrt{|-2\phi_F|})$$

简单模型和精确模型



α 指数律模型 (α -Power Model)

速度饱和指数

饱和电流公式: $I_{DSAT} = K_S \frac{W}{L} (V_{GS} - V_T)^\alpha$

根据测量的标准数据设置 K_S 和 α


0.13 μ m工艺的 $\alpha=1.25$, 随着工艺等比例缩小 $\alpha \rightarrow 1$

线性区公式: $I_{DS} = K_L \frac{W}{L} (V_{GS} - V_T) V_{DS}$

连续性条件: $I_{DS} \big|_{V_{DS}=V_{DSAT}} = K_S \frac{W}{L} (V_{GS} - V_T)^\alpha = K_L \frac{W}{L} (V_{GS} - V_T) V_{DSAT}$

$$\Rightarrow V_{DSAT} = \frac{K_S}{K_L} (V_{GS} - V_T)^{\alpha-1}$$

α 律I-V曲线




- MOS管的原理与一阶模型
- MOS管的动态特性
- 纳米工艺MOS管的二阶效应
- 3D晶体管

第二章

MOS场效应晶体管

MOS管电容模型



$$C_{GS} = C_{GCS} + C_{GSO};$$

$$C_{GD} = C_{GCD} + C_{GDO};$$


$$C_{GB} = C_{GCB};$$

$$C_{SB} = C_{Sdiff}; C_{DB} = C_{Ddiff}$$


MOS本征电容= $C_{ox}WL$
对应栅极和衬底 (B) 或沟
道 (C) 之间的电容。

栅电容


$$C_{GC} = C_{GCB} + C_{GCS} + C_{GCD}$$



截止




电阻区



饱和区

Operation Region	C_{GCB}	C_{GCS}	C_{GCD}
Cutoff	$C_{ox}WL_{eff}$	0	0
Triode	0	$C_{ox}WL_{eff}/2$	$C_{ox}WL_{eff}/2$
Saturation	0	$(2/3)C_{ox}WL_{eff}$	0

栅-源/漏耦合电容




交叠电容 $C_{overlap}$:

$$C_{GSO} = C_{GDO} = C_{ox}x_dW + C_fW = C_oW$$

— C_f 是单位栅宽度对应的边缘电容，
 C_o 是单位栅宽度对应的耦合电容值，
以交叠(overlap)电容为主。

- x_d 不能随着 L 缩小而缩小，因此寄生电容随着特征尺寸缩小而增大；
- 纳米工艺下，边缘电容所占比重增加
两种耦合电容都是线性电容


pn结电容



$$\begin{aligned} C_{diff} &= C_{bottom} + C_{sw} = C_j \times AREA + C_{jsw} \times PERIMETER \\ &= C_j L_S W + C_{jsw} (2L_S + W) \end{aligned}$$

pn结电容

非线性



C_{j0} : 零偏置电容

m : 梯度系数

ϕ_0 : 内建电势

$$C_j = \frac{C_{j0}}{(1 - V_D / \phi_0)^m}$$

$m = 0.5$: abrupt junction
 $m = 0.33$: linear junction

底板电容是突变结；
侧壁电容是线性结。

衬底反偏，扩散
电容减小。

STI隔离工艺中的
侧壁电容很小，
此时扩散电容以
底板电容为主。

小结：MOSFET的电容模型


$$C_{GS} = C_{GCS} + C_{GSO}$$

$$C_{GD} = C_{GCD} + C_{GDO}$$

$$C_{GB} = C_{ox}WL \text{ (截止区)}$$

$$C_{sb} = C_{jbs} \times \text{源区面积} + C_{jsw} \times \text{源区周长}$$

$$C_{db} = C_{jbs} \times \text{漏区面积} + C_{jsw} \times \text{漏区周长}$$



MOS管的绝大部分电容都是非线性电容，只有交叠电容和电压无关。这些电容都和 W 成正比(侧壁电容虽然不严格地和 W 呈正比关系，但是STI工艺下，其在总电容中比重很小)

- MOS管的原理与一阶模型
- MOS管的动态特性
- 纳米工艺MOS管的二阶效应
- 3D晶体管

第二章

MOS场效应晶体管

纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

有源区耗尽的影响

❧ 电荷共享

栅下的部分区域电荷已被D-B pn结的电场所耗尽


$$|Q_B| \downarrow \quad V_{T0} \downarrow$$

❧ 短沟效应:

L减小, MOS效应影响的区域所占比例变小

$$V_{T0} \downarrow$$


达到强反型条件时由纵向电场感应形成的实际耗尽区电荷量(Q_{B0})比一阶估计得要小。




漏端感应势垒降低 (Drain-Induced Barrier Lowering, DIBL)

增加 V_{DS} 会扩大漏端耗尽区，导致 V_{T0} 下降

$$V_{T0}' = V_{T0} - \eta V_{DS}$$



漏端电压降低源端势垒



a17


纳米工艺采用halo掺杂减小耗尽区宽度

V_{DS} 的上限：发生源漏穿通 (punch-through)


源漏区短路，发射流加大并以扩散形式到达漏端，不受栅压控制 a16

- a16** 扩散电流密度由载流子的密度梯度决定的，与电场强度无关，所以不受栅电压控制。耗尽区内的载流子以扩散形式流动。
adm, 2012/9/16
- a17** halo注入是在漏区周围的沟道区域加大掺杂浓度，可以减小沟道一侧的耗尽层厚度从而抑制阈值滚降及穿通这样的短沟效应。
adm, 2013/9/21
- LX7** 当漏端耗尽区距离源端足够近的时候，需要考虑沿沟道方向的横向电场分布，此时漏端的耗尽区已经可以延伸到源端的势垒区，源-漏之间产生耦合。当漏端电压升高(图中沿箭头方向向下表示电压升高)，引起的变化叠加到源端的电势上，势垒区电势会随之降低，这种漏端电场感应引起源端势垒降低的现象被称为“漏致势垒降低(Drain Induced Barrier Lowering, DIBL)”。
Li XY, 2021/9/13

阈值电压变化




阈值与沟道的关系 (V_{DS} 较低时)



漏端感应势垒降低 (Drain-induced barrier lowering)
(L 较短时)

反窄沟效应

- ❖ W接近最小宽度时栅电压必须维持额外的场区的耗尽电^{a6}荷
- ❖ 采用浅沟槽隔离技术时，隔离顶部的锐角使得拐角处的边缘电场导致电场强度增大，会发生反窄沟效应—— V_T 降低



a6

由于边缘场的影响，沟道区耗尽层在沟道宽度两侧向场区有一定的扩张。


adm, 2012/9/16

纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

亚阈值漏电流

$V_{GS} < V_T$, $I_D \neq 0$ (弱反型)



$$I_D \sim I_0 \frac{W}{L} e^{\frac{qV_{GS}}{nkT}} = I_0 \frac{W}{L} 10^{\frac{V_{GS}}{S}}$$

I_0 是经验参数, kT/q 是热电压

斜率系数 S :

表明电流下降10倍 V_{GS} 的变化量

$$S = n \left(\frac{kT}{q} \right) \ln(10)$$

S 的典型值:


60 .. 100 mV/decade

LX5

理想器件应该有更小的S—— V_{gs} 小于 V_T 时电流能够随着 V_{gs} 下降迅速减小到0.

Li XY, 2015/10/1

亚阈值栅耦合系数



$$C_D = \frac{\epsilon_{si}}{t_{si}}$$

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

$$\frac{C_D}{C_{ox}} = n - 1$$


n : 亚阈值栅耦合系数, C_D 与 V_{BS} 有关, 典型值1.2~1.5

亚阈值电流公式

$$I_D = I_0 e^{\frac{V_{GS} - V_T}{nkT/q}} \left(1 - e^{-\frac{V_{DS}}{kT/q}} \right)$$

$$I_0 \propto k' \frac{W}{L}$$

亚阈值漏电流~ V_{DS}



- 亚阈值电流随过驱动电压升高指数增加
- 亚阈值电流随 V_{DS} 增大而增加($V_{DS}=0$ 时电流=0)

栅极感应漏端漏电 (Gate-Induced Drain Leakage , GIDL)


❖ 原因： $V_{GS} \leq 0$ 且漏端电位较高

栅极和漏极之间的强电场引起价电子隧穿到导带（表面带-带隧穿）流入漏极终端，产生的空穴流入衬底。（D-B电流）


❖ 影响因素

- I_d 随 t_{ox} 减小而增大，
- I_d 随 V_{dg} 升高而增大

一般在 $pA/\mu m$ 量级



(a)横截面图




(b)能带图

栅氧漏电流

原理：隧穿效应引起载流子通过绝缘层形成栅和沟道间电流。

导通状态整个沟道面积都存在泄漏电流，关断状态时，只有栅-源和/或栅-漏覆盖区才有。

PMOS大约比相应的NMOS的栅氧泄漏电流小一个数量级。



$$I_{\text{gate}} = WA \left(\frac{V_{DD}}{t_{ox}} \right)^2 e^{-B \frac{t_{ox}}{V_{DD}}}$$

A,B为工艺常数

pn结漏电流


反偏pn结反向电流

$$I_{DI} = J_s A \left(e^{\frac{V_{BD}}{kT/q}} - 1 \right)$$

A: 结面积


与漏区的面积、周长有关

$$J_s \sim 0.1 - 0.01 \text{ fA}/\mu\text{m}^2$$



PN结漏电（续）


❖ 反偏pn结带带隧穿漏电 (Band-To-Band-Tunneling, BTBT Leakage)



纳米工艺中，p型halo注入的价带电子直接隧穿到n型漏端的导带——称为次表面带-带隧穿（sub-surface band-to-band tunneling, BTBT）。这是高反向电场时的反偏结泄漏电流的主要来源。

（《Nanometer CMOS ICs From Basics to ASICs, p41》）

漏电流成分(小结)



纳米工艺下静态功耗的主要来源:

Subthreshold leakage

$$I_{\text{sub}} = I_0 \exp^{q \frac{V_{\text{gs}} - V_{\text{th}}}{nkT}} \cdot \left(1 - \exp^{q \frac{-V_{\text{ds}}}{kT}} \right)$$

$$I_0 \approx k_n \left(\frac{kT}{q} \right)^2 e^{1.8} \quad k_n = \mu C_{\text{ox}} \frac{W}{L}$$

Gate Leakage

$$I_{\text{gate}} = WA \left(\frac{V_{DD}}{t_{\text{ox}}} \right)^2 e^{-B \frac{t_{\text{ox}}}{V_{DD}}}$$

Reverse Biased Junction Leakage

$$I_{\text{reverse}} = A \cdot J_S \left(e^{\frac{qV_{\text{app}}}{kT}} - 1 \right)$$


NMOS管电流 I_{DS} 和 V_{GS} 的关系

当 $V_{GS} < 0$ 时，亚阈值泄漏电流变得很小，GIDL电流随着栅电压的进一步降低而快速上升，成为主要分量

(1) 将栅电压降到很低的电位并不会减小总的泄漏电流；

(2) 改变 V_{GS} 所能获得的最小电流由GIDL决定。

(3) 图中两条曲线之间的差异反映了DIBL效应的影响， V_{DS} 增加会引起更大的亚阈值电流。




65nm工艺的NMOS管在70°C结温下 V_{DS} 分别等于0.1V和1V时的 I_{DS} - V_{GS} 的关系曲线

纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

影响迁移率的因素

- ❖ 随掺杂浓度增加而减小
- ❖ 随温度增加而减小
- ❖ 随沟道纵向、横向电场增加而减小
 - 迁移率的纵向电场退化
 - 迁移率的横向电场退化（速度饱和）
- ❖ 应力：张力增加电子迁移率，压力增加空穴迁移率。



纵向电场引起的迁移率退化

- 纵向电场增大，反型层中的载流子的表面散射增加，迁移率减退。
- 短沟器件的栅氧厚度减小，沟道中的垂直电场变大
- 综合考虑纵向电场效应和横向电场效应的迁移率表达式

$$\mu_e = \frac{\mu_0}{1 + \theta_1(V_{gs} - V_T) + \theta_2(\sqrt{V_{sb} + 2\phi_F} - \sqrt{2\phi_F})(1 + \theta_3 V_{ds})}$$
$$\theta_3 = \frac{1}{L\xi_c} \quad \theta_1, \theta_2 \text{ 是工艺系数}$$

纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

温度对迁移率的影响

🔥 迁移率随温度升高而降低

$$\mu(T) = \mu(T_r) \left(\frac{T}{T_r} \right)^{-k_\mu}$$

$$k_\mu = 1.2 - 2.0$$

T_r 是室温

阈值电压随温度的变化



阈值电压随温度升高而降低

- 功函数和费米电势都与温度有关

$$V_T(T) = V_T(T_r) - k_{vt}(T - T_r)$$

$$k_{vt} = 0.5 \sim 3.0 mV / K$$

电流的温度特性

饱和电流

- 把迁移率和阈值电压关于温度的关系式代入电流方程：

$$I_{\text{DS}}(T) = \mu_{\text{nr}} \left(\frac{T}{T_r} \right)^{-k_\mu} C_{\text{ox}} \frac{W}{L} \left[V_{\text{GS}} - V_{\text{Tr}} + k_{\text{vt}} (T - T_r) - \frac{1}{2} V_{\text{DSAT}} \right] V_{\text{DSAT}}$$

- 求导得 $\frac{dI_{\text{DS}}}{dT} < 0$

这一项的影响更大

亚阈值漏电流



$$I_D = I_0 e^{\frac{V_{\text{GS}} - V_T(T_r) + k_{\text{vt}}(T - T_r)}{nkT/q}} \left(1 - e^{-\frac{V_{\text{DS}}}{kT/q}} \right) = I_0 e^{\frac{(V_{\text{GS}} - V_T(T_r))/T + k_{\text{vt}} - k_{\text{vt}}T_r/T}{nk/q}} \left(1 - e^{-\frac{V_{\text{DS}}}{kT/q}} \right) \quad \text{LX8}$$

LX8

亚阈值条件下 $V_{GS}-V_T$ 和 $-kvtTr$ 都是负值，因此当 T 增大时，第一个指数项的值变大

Li XY, 2021/9/13

电流随温度的变化



导通时的电流随温度升高下降；截止时的漏电流随温度升高增加。

- MOS管的原理与一阶模型
- MOS管的动态特性
- 纳米工艺MOS管的二阶效应
- 3D晶体管

第二章

MOS场效应晶体管

3D晶体管

FinFET的结构




FinFET电路设计的新问题

新型器件

平面工艺的困境


- ❖ 短沟效应，阈值电压会进一步下降，造成亚阈值泄漏电流增加，而且阈值电压和关断电流对 L 更加敏感；
- ❖ DIBL效应，沟道电流还受到横向电场的影响，一方面会增加泄漏电流，另一方面会增加阈值电压的变异性；
- ❖ 为了维持栅电压对沟道电流控制的高灵敏度，必须增大 C_{ox} ——使氧化层变薄，但随之引起了更严重的栅极泄漏电流和GIDL；
- ❖ 为了抑制短沟效应，采用halo掺杂，但又造成了pn结BTBT电流的增加；
- ❖ 沟道区的容积已经变得很小，少量杂质原子数量的涨落都会引起掺杂浓度的大幅波动。
- 14nm、10nm、7nm、5nm主流工艺都采用了鳍型场效应管

FinFET结构




立体 (3D) 结构晶体管

FinFET原理



(c)横截面图




(d)沟道分布情况

栅极对沟道的控制力更强。在平面晶体管中，栅极的作用无法影响远离栅极的泄漏通道；而在**FinFET**中，体的三面被栅极包围，当鳍的厚度足够薄的时候，整个鳍全部受到栅极的控制。

FinFET结构的优点

- ✿ 向上突起使得单位面积内的晶体管W增大
- ✿ 沟道与衬底间的接触面积减小，减弱了衬底相关的寄生效应
 - 漏电流减小
 - DIBL效应减小
 - 接近理想的S—n更小^{LX3}
- ✿ 减弱了短沟效应
- ✿ 沟道控制能力更强
- ✿ 沟道区只需要进行轻掺杂 μ 更高。

$$\frac{I_{on}}{I_{off}} \text{ 增大}$$



LX3

C_D/Cox 变小, $n=1+C_D/Cox$
Li XY, 2015/8/27

FinFET的等比例缩小

7nm工艺

- 有效沟道饱和（16nm）
——不随版图沟道长度减小而减小
- 更窄的鳍宽：减小fin pitch
- 更高的鳍高：同样面积有更大的W，可以减少鳍的数量



© 2017 Synopsys, Inc. 6

3D晶体管


🌿 FinFET的结构

🌿 FinFET电路设计的新问题

🌿 新型器件

FinFET的设计挑战

- ❖ 量子化的晶体管尺寸（W）：只能通过并联多个鳍增大W
- ❖ NMOS-PMOS的驱动能力接近
- ❖ 工艺扰动更大
- ❖ 老化问题：特别是不对称老化
- ❖ 栅电容增大——动态功耗增大（栅极引脚寄生电容更大）
- ❖ 版图设计的变化：
 - Metal1只能平行于栅的方向走线。
 - 版图层更加复杂
 - 区域化的设计规则
 - 3维结构有着更复杂的器件模型——SPICE model、版图设计、DRC与平面工艺有很大区别
- ❖ 加速自热效应，会产生热失控——**LX10**立体结构、集成度提高，不利于芯片温度的控制



LX10

自热效应导致结温上升，过高的结温又引起电流泄漏增加，然后产生更多热量


Li XY, 2022/9/17

栅包围晶体管


基于纳米线(nanowire)的围栅晶体管 (Gate-All-Around FET, **GAA**-FET)

- 沟道可以被更好地控制

三星和台积电用于其2nm节点




(a)



(b)

纳米片晶体管


🔥 纳米片(nanosheet)



可以提供连续可调的器件尺寸

MOS管形态展望

Introduction: *scaling scenario for device architectures*



器件微型化方式的变迁

几何等比例缩小
(Geometrical
Scaling)
1975-2002

- 水平和垂直物理尺度等比例缩小带来性能提升，平面晶体管

摩尔定律：半导体工艺将在每18-24个月更新一代。

等效等比例缩小
(Equivalent
Scaling)
2003-2024

- 水平物理尺度缩小并引入新材料和物理效应、新的垂直结构来维持性能的等效提升，平面晶体管

3D功耗等比例
缩小(3D Power
Scaling)
2025-2040

- 垂直结构，异质集成，带来功耗降低

总结

🌿 MOS管的手工分析模型

- 电阻区、饱和区、速度饱和区、亚阈值区
- MOS电容：组成、影响因素（ W , L , 图形, 工作区, V_{GS} , V_{DS} ）

🌿 影响MOS管阈值的效应：

- V_T （ V_{BS} , V_{DS} , W , L , T ）

🌿 影响迁移率的因素：

- 横向电场（ V_{DS} ）、纵向电场（ V_{GS} ）、温度、应力

总结（续）

漏电流效应

- 亚阈值、漏端漏电（pn结漏电，BT-BT，GIDL）、栅漏电流（隧穿电流）、.....

寄生电容：

- 沟道电容、交叠电容、扩散电容

FinFET器件有更高的 I_{on}/I_{off} 。

GAA，更高栅控制力

数字大规模集成电路设计

李翔宇

清华大学集成电路学院



xiangyuli@tsinghua.edu.cn

- 延时模型
- CMOS逻辑门的延时特性
- 速度优化

第三章

数字集成电路的速度

传播延时和翻转时间



$$V_{out}(t) = (1 - e^{-t/\tau})V$$

$$\tau = RC$$

阶跃输入下一阶RC网络的传播
延时和翻转时间：

$$t_p = \ln(2) \quad \tau = 0.69 RC$$

$$t_r = t_f = \ln(9) \quad \tau = 2.2 RC$$

延时模型



CMOS反相器的延时



复杂逻辑门的延时模型






手工分析延时模型




自动化工具的延时模型

CMOS反相器



CMOS反相器的延时估计——模型1

阶跃输入




$$t_{PHL} = \frac{C_L V_{swing}/2}{I_{av}}$$

恒电流充放电模型

CMOS反相器的延时估计——模型2

阶跃输入




$$t_{pHL} = f(R_{on} \cdot C_L)$$
$$= 0.69 R_{on} C_L$$

RC充放电模型

“驱动能力” —— I_{av} 或 $1/R_{on}$

电阻估计



——MOS管的导通电阻
时变、非线性

$$t_p = (t_{pHL} + t_{pLH})/2$$

$$= 0.69 C_L (R_{eqn} + R_{eqp})/2$$

a20

$$R_{eq} = \text{average}_{t=t_1 \dots t_2} (R_{on}(t))$$

$$= \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} R_{on}(t) dt = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} \frac{V_{DS}(t)}{I_D(t)} dt$$

$$\approx \frac{1}{2} (R_{on}(t_1) + R_{on}(t_2))$$


幻灯片 8

a20

假设导通电阻是一个常数线性电阻——在所关心的区域上的电阻的平均值。

adm, 2011/12/13

等效电阻与电源电压



与 (W/L) 成反比;

a18

电源电压下降至接近 V_T 时电阻会急剧增加;

V_{DD} 较小时, V_{DD} 影响较大;

$V_{DD} \gg V_T + V_{DSAT}/2$

时, $\frac{V_{DD}}{I_{DSAT}}$ 将趋于常数,


电阻与电压无关。

幻灯片 9

a18

Req随着VDD的增大而减小, 但是当 $VDD \gg V_t + V_{DSAT}/2$ 时, Req的减小将非常有限
adm, 2011/12/13

延时和 V_{DD}



电容估计

集总电容模型：

- 单个电容： C_L
- V_{out} 和GND之间

漏电容

$$C_{gd12}$$

扩散电容


$$C_{db1} + C_{db2}$$

连线电容

$$C_w$$

扇出栅电容

$$C_{g3} + C_{g4}$$



漏电容估算


漏端沟道电容（可忽略）

- $\alpha W L C_{ox}$, $\alpha=[0,0.5)$ 。

覆盖电容


- $C_{gd} = C_{GDO} W$
- 密勒效应
 - $C_{gd} = 2 C_{gd}$

扩散电容 C_{db}



（栅漏）密勒电容

扇出栅电容估算



反相器寄生电容

设为0
(M4在线性区,
M3由截止变为饱和)

假设所有逻辑门在输入信号超过 $V_{DD}/2$ 之前输出都不会翻转，因此 V_{out2} 在关注的时间内保持不变。则不存在密勒效应。

$$\begin{aligned}
 C_{fanout} &= C_{GSO3} + C_{GDO3} + \alpha C_{ox} (WL)_3 + C_{GSO4} + C_{GDO4} + C_{ox} (WL)_4 \quad \text{LX3} \\
 &= 2C_O W_3 + \alpha C_{ox} W_3 L_3 + 2C_O W_4 + C_{ox} W_4 L_4 \\
 &\approx C_{ox} W_3 L_{draw} + C_{ox} W_4 L_{draw}
 \end{aligned}$$

幻灯片 13


LX3

M3管由截止区向饱和区转变，在截止区时它的总沟道电容等于 $C_{ox}(WL)$ ，并随着 V_{out} 下降逐渐减小，在饱和区时总的沟道电容等于 $2C_{ox}(WL)/3$ ，我们用一个线性电容等效这一非线性电容，估计为 $\alpha C_{ox}(WL)$ ， α 是一个大于 $2/3$ 且小于 1 的系数。

Li XY, 2021/9/26

负载电容

$$\begin{aligned}
 C_L &= C_{gd1} + C_{gd2} + C_{db1} + C_{db2} + C_{g3} + C_{g4} + C_w \\
 &= 2C_{GDO_n}W_1 + 2C_{GDO_p}W_2 + AD_1C_{eqJn} + PD_1C_{eqSWn} \\
 &\quad + AD_2C_{eqJp} + PD_2C_{eqSWp} + C_{ox}W_3L_{draw} + C_{ox}W_4L_{draw} + C_w
 \end{aligned}$$



- 负载电容主要和**晶体管的尺寸**和**负载管的尺寸**有关；
- 版图设计中要尽量减小漏区的面积和周长；
- 纳米工艺中， C_{db} 以底板电容为主，近似与**W**成正比

a32

幻灯片 14

a32

在手工分析中，做如下简化：1.忽略侧壁电容；2.假设有源区的延伸是一个常数，即底板电容与晶体管的沟道宽度 W 成正比——总之，假设扩散电容也与 W 成正比。

adm, 2011/10/11

门延时的组成

$$t_p = 0.69R_{eq}(C_{int} + C_{ext})$$


$$= 0.69R_{eq}C_{int} + 0.69R_{eq}C_{ext}$$

$$= t_{p0} + t_{effort}$$

本征延时

努力延时

与W成正比



反相器寄生电容

本征负载 (电容)

外部负载 (电容)


幻灯片 15

a15

本征延时只与逻辑门自身的参数有关，和外部负载情况无关；努力延时与外部负载和逻辑门自身的驱动能力都有关。

adm, 2011/12/13

尺寸比例的优化



给定 W_n , 减小 β

- 增大 R_{eqp} $\xrightarrow{C_{intn} \text{ 不变}}$ t_{pLH} 增大
- 减小 C_{int} $\xrightarrow{W_n \text{ 不变}}$ t_{pHL} 减小


a30

平均传播延时由上拉导通电阻和下拉导通电阻的平均值决定，反映了电路的综合性能，是一个人为定义的指标。实际电路的传播延时要么是 t_{pHL} ，要么是 t_{pLH} 。

对一个门而言，一般情况下，它的性能是由 t_{pHL} 和 t_{pLH} 的最大者决定的，因此逻辑门设计时通常使得 $t_{pHL}=t_{pLH}$ ，即使得 $R_{eqn}=R_{eqp}$ 。在不需要强调信号的翻转方向时一般采用（平均）传播延时 t_p 来刻画电路延时。

adm, 2013/9/28

反相器尺寸的设计



$$t_{pHL} = t_{pLH} \Leftrightarrow R_{eqn} = R_{eqp}$$

$$I_{DSATn} = I_{DSATp}$$

$$\mu_n C_{ox} \left(\frac{W}{L} \right)_n V_{DSATn} (V_{DD} - V_{Tn} - V_{DSATn} / 2) = \mu_p C_{ox} \left(\frac{W}{L} \right)_p V_{DSATp} (V_{DD} - V_{Tp} - V_{DSATp} / 2)$$

假设 $V_{Tn} = V_{Tp}$, $V_{DSATn} = V_{DSATp}$, 有

$$\mu_n \left(\frac{W}{L} \right)_n = \mu_p \left(\frac{W}{L} \right)_p \Leftrightarrow \left(\frac{W}{L} \right)_p : \left(\frac{W}{L} \right)_n = \mu_n : \mu_p$$

纳米工艺中实际的PMOS/NMOS比值通常取2（略小于电子和空穴的迁移率之比），随着工艺进步此值在逐渐减小，本课程中如无特殊说明，对称反相器的 $W_p:W_n=2$

尺寸比例的优化（续）

✎ 如果允许逻辑门的上升延时比下降延时稍大些，就可以减小**PMOS**管的尺寸，从而显著降低电容，使平均延时减小，也减小了功耗。

✎ 但减小**PMOS**管，


- 若某些路径每个门都是按较坏的方向翻转，那么这些路径的延时将比平均延时慢；
- 减小PMOS管的尺寸会降低门翻转为高电平时的阈值，从而降低噪声容限。

输入信号斜率的影响

考虑输入信号有一定翻转时间的真实情况

- 晶体管并不是从输入信号变化开始立即导通， V_{GS} 从 V_T 到 V_{DD} 的过程中放电电流随着输入信号增加而增大
- PMOS和NMOS同时导通的时间内存在电源至地的电流，会影响充（放）电总电流
- t_p 随着翻转时间（对应于前级电路输出信号的 t_r/t_f ）的增加而增大

输入信号的上升-下降时间的影响



——SPICE仿真的输入斜率对CMOS反相器的延时的影响 a2


a2 输入信号斜率对延时的影响非常复杂，精确估计只能通过SPICE模拟来实现；

通常最快情况下每级门的延时相等（ $f=4$ ），因此信号斜率也基本是确定的，通常用这个输入斜率下的延时来表征逻辑门延时。
adm, 2011/10/11


延时模型

- ❖ CMOS反相器的延时
- ❖ 复杂逻辑门的延时模型
- ❖ 手工分析延时模型
- ❖ 自动化工具的延时模型

复杂逻辑门的传播延时



RC树的延时



•**路径电阻**：源点和任何节点*i*之间存在一条唯一的电阻路径，路径总电阻 R_{ji}

•**共享路径电阻**：

$$R_{ik} = \sum R_j \Rightarrow (R_j \in [path(s \rightarrow i) \cap path(s \rightarrow k)])$$


1. 仅一个输入节点；
2. 所有电容都是对地电容；
3. 无电阻回路。

Elmore延时近似源点到*i*点的时间常数：

N个节点电容的初态都是 V_{DD} ， $t=0$ 时在节点s上加一个1-0阶跃输入。节点*i*处的Elmore延时等于：


$$\tau_{Di} = \sum_{k=1}^N C_k R_{ik}$$

RC链的Elmore 延时



$$\begin{aligned}\tau &= \sum_{i=1}^N C_i \left(\sum_{j=1}^i R_j \right) = \sum_i^N C_i R_{ii} = \sum_i^N c \cdot i \cdot r \\ &= rc \frac{N(N+1)}{2} = RC \frac{N+1}{2N} \quad \sim O(N^2)\end{aligned}$$

并联MOS管的等效电阻



$$A=1, B=0$$

$$R_{eq}$$

$$R_p$$

$$A=0, B=1$$

$$R_p$$

$$A=B=0$$

$$R_p/2$$

$$A=B=1$$


$$\infty$$

❖ 并联MOS管的源漏端电位相同， $A=B=0$ 时导通电阻相同，总的等效电阻相当于两个电阻并联

❖ 传播延时与输入向量有关

- 最坏情况—— A 和 B 只有一个为0， $t_{pLH}=0.69R_pC_L$ 和反相器相同
- 最好情况： $t_{pLH}=0.69(R_p/2)C_L$

串联MOS管的等效电阻



	R_{eq}
$A=1, B=0$	∞
$A=0, B=1$	∞
$A=B=0$	∞
$A=B=1$	$2R_n$

- 堆叠效应：电阻串联
 - 一阶近似：两管导通电阻相同
- 最坏情况： $R_{eq}=2R_n$

堆叠效应的再讨论

- 两个MOS管串联后A管的 V_{GS} 和 V_{DS} 都减小了，在电源电压较低时A管的饱和深度将减弱。

$$I_{DSAT} = v_{sat} C_{ox} W V_{GT} (1 - \kappa(V_{GT})) = \mu_n C_{ox} \frac{W}{L} \frac{\xi_c L}{2} \frac{V_{GT}^2}{V_{GT} + \xi_c L}$$

当 $V_{GS}=V_{DD}=1.2V$, $\xi_c L=1.3V$ 时,

与反相器相比, 各管 W, L 保持不变

两管串联相当于 L 增大2倍, $\xi_c L=2.6V$

设 $V_{GT}=0.95V$,

串联后的 I_{DSAT} 是原值的63% (约2/3) ——大于50%

- 由于体效应的存在, A管的 V_T 大于B管, A管的导通电阻略大。


W值只需扩大1.5倍, 而非2倍。

复杂门晶体管尺寸的确定

- ❖ 反相器中：我们以使得不同翻转方向的最大延时最小为标准，设计对称反相器，即使得上升延时=下降延时。
- ❖ 复杂逻辑门：采用同样的标准，则应使各种情况下的最坏延时相同，即

最大上升延时=最大下降延时

复杂门的电容估计



$$C_L = C_{db2} + C_{db3} + C_{db4} + 2C_{gd2} + 2C_{gd3} + 2C_{gd4} + C_{ext}$$

C_{gd} 要考虑密勒效应



由于阈值损失的存在，实际的密勒效应系数小于2

$$C_{int} = C_{db1} + C_{s2} + 2C_{gd1} + 2C_{gs2}$$

对于2管堆叠的情况可以忽略内部节点电容对延时的影响；

但是当堆叠晶体管数增加时就必须考虑分布电容的影响了。

考虑扇入对延时的影响



分布 RC模型 (Elmore 延时)

a11

$$t_{pHL} = 0.69[R_1 C_1 + (R_1 + R_2) C_2 + (R_1 + R_2 + R_3) C_3 + (R_1 + R_2 + R_3 + R_4) C_L]$$

注意：Elmore公式的前提是所有电容初始电荷都等于 V_{DD}

a11

While output capacitance makes full swing transition (from VDD to 0), internal nodes only transition from VDD-V_{Tn} to GND

C1, C2, C3 on the order of 0.85 fF for W/L of 0.5/0.25 NMOS and 0.375/0.25 PMOS

CL of 3.2 fF with no output load (all diffusion capacitance – intrinsic capacitance of the gate itself).

To give a 80.3 psec tpHL (simulated as 86 psec)

adm, 2011/12/13

电容的手工分析简化模型

a2

1. 在STI工艺下，侧壁电容可以忽略，并假设所有晶体管的有源区L方向的宽度相同，因此近似认为**扩散区电容与W成正比**。
2. 相同尺寸的NMOS和PMOS的寄生电容相同。
3. 不考虑源极覆盖电容和沟道电容
4. 假设串联晶体管之间的有源区共享，**扩散区电容相当于一个晶体管的扩散区电容**。
5. 并联晶体管间或不同类型的晶体管间有源区不共享，总的扩散区电容等于两部分电容之和。
6. 对于2管堆叠的情况可以忽略内部节点电容对延时的影响；但是当堆叠晶体管数增加时就必须考虑分布电容的影响了。

幻灯片 31

a29

在本课程当中采用上述近似和假设进行电路性能的手工分析。在需要精确分析时要借助SPICE模型和工具、根据具体的版图信息进行。

adm, 2011/12/13

本征延时与扇入的关系


n扇入NAND门：NMOS尺寸是标准反相器的n倍—— $R_{eq} \sim 1/n$ ，
PMOS尺寸与标准反相器相同，

$$\begin{aligned} t_{pLH} &= 0.69 R_i \cdot (nC_{dp} + C_{dn}) \\ &= 0.69 R_i \cdot (n \cdot 2C + nC) \\ &= n \cdot 0.69 R_i \cdot 3C \end{aligned}$$


本征电容 $\sim n$ 倍

$$\begin{aligned} t_{pHL} &= 0.69 \frac{R_i}{n} \cdot (C_1 + 2C_2 + \dots + (n-1)C_{n-1} + nC_L) \\ &= 0.69 \frac{R_i}{n} \cdot (nC + 2nC + \dots + (n-1)nC + n \cdot (3nC)) \\ &= 0.69 R_i \left(\frac{n^2}{2} + \frac{5}{2}n \right) C \end{aligned}$$

内部节点电容的影响 $\sim O(n^2)$



本征延时与扇入的关系



$$t_p = a_1 FI + a_2 FI^2 + a_3 FO$$

应避免一个门的扇入超过4。

a10



Fixed fan-out (NMOS 0.5 micron, PMOS 1.5 micron)

tpLH increases linearly due to the linearly increasing value of the diffusion capacitance

tpHL increase quadratically due to the simultaneous increase in pull-down resistance and internal capacitance

adm, 2011/12/13

延时与输入图形的关系



0.18um 工
艺NAND2门



LI X.Y.1 Li Xiangyu, 2018/9/24

LI X.Y.2 out上升情况: AB同时导通比一个管子导通快; A和B只有一个1->0时, A=1下拉网络的中间节点电容也要被充电, 所以A=1,B=1->0的延时比B=1,A变化的情况大。
out下降的情况: B=1, A变化, 下拉网络中内部节点的电容已经被放电, 所以延时比B=0->1时小。
AB同时变化需要A、B管都打开才开始放电, 而A=1, B=0-1只需要打开B管即开始放电, 由于体效应, A管的VT大于B管的VT, 所以AB同时0-1延时最大。

Conclusions: Estimates of delay can be fairly complex – have to consider internal node capacitances and the data patterns.

Li Xiangyu, 2018/9/24

延时与输入图形的关系



LI X.Y.3

下降时的最坏情况是 $A=B=0 \rightarrow 1$ 且内部节点为高电平。B=1时内部节点已经提前放电，所以延时最短；A=1时当输入电压高于B的阈值电压就开始放电； $A=B=0 \rightarrow 1$ 时则需要输入电压高于A的阈值电压，因为体效应，A管的阈值电压大于B管的阈值电压。

Li Xiangyu, 2018/9/24

精确分析逻辑门时序时应当考虑

1. 充放电的等效电阻是多少？
2. 内部节点的电容如何充放电？
3. 串联管子中哪个阈值电压较高？
4. 必要时采用Elmore延时公式

补充：内部节点电容的初始状态会对传播延时产生影响，而内部节点电容的状态与逻辑门的历史输入有关。

复杂逻辑门的延时计算非常复杂，模拟中必须小心模拟最坏情形，还必须考虑内部节点的状态

延时模型

- ❖ CMOS反相器的延时
- ❖ 复杂逻辑门的延时模型
- ❖ 手工分析延时模型
- ❖ 自动化工具的延时模型

一阶手工分析模型

设计阶段进行简单的手工分析时，只考虑一阶近似

- ❖ 忽略输入信号翻转时间对延时的影响（阶跃响应）
- ❖ 对于低扇入逻辑门忽略内部节点电容的影响，采用集总模型——只考虑输出节点处的电容
- ❖ 忽略堆叠效应对晶体管等效电阻的影响，假设所有相同尺寸的晶体管具有相同的 R_{eq} ， R_{eq} 和 W/L 成反比，输入电容与扩散区电容和 W 成正比，且单位尺寸的n管和p管的电容相等。

延时模型


- ❖ CMOS反相器的延时
- ❖ 复杂逻辑门的延时模型
- ❖ 手工分析延时模型
- ❖ 自动化工具的延时模型

非线性延时模型 (NLDM)

a8

$$t_p = f_1(\text{transition_time}_{in}, \text{load})$$

$$\text{transition_time}_{out} = f_2(\text{transition_time}_{in}, \text{load})$$



- a8** NLDLM方法使用各种输入翻转时间和输出负载电容情况下的延时值表来表征单元的延时，表中的延时值通过电路模拟器获得。如图所示，x轴和y轴分别代表输入信号的翻转时间和输出端的负载电容，z轴是传播延时，x-y平面中的每个格点对应一种情况，对应地在三维空间中有一个点，这些点就组成了库中的一个表。如果输入翻转和负载电容的取值刚好落在x-y平面中的一个方格内，就是用插值技术来计算它的延时值，相应的延时利用数值方法由周围的四个点的值来确定。当任何参数落在表格之外时，则使用外推技术推算所得的延时。

adm, 2011/12/13

复合电流源模型

复合电流源(Composite Current Source, CCS)模型和有效电流源模型(Effective Current Source Model, ECSM)

✎ NLDLM的缺点:

- 未考虑互连线电阻
- 未考虑负载端的密勒效应
- 无法适应电压变化 (不能满足低压和多电压设计的要求)

✎ 电流源模型: 采用电流源等效

- 驱动电流/输出电压波形vs. (t_{tr} , load)模型
- 负载模型: 分段模型

- 延时模型
- CMOS逻辑门的延时特性
- 速度优化

第三章

数字集成电路的速度

CMOS逻辑门的延时特性




本征延时



努力延时

尺寸系数

尺寸系数S：逻辑门晶体管尺寸（W/L）相对于单位尺寸（具有与参考反相器相同的驱动能力）的比例。



本征延时的性质

a7

$$\because t_{p0} = 0.69 R_{eq} C_{int}$$

$$R_{eq} \propto 1/S, C_{int} \propto S$$

$$\therefore t_{p0} = 0.69 R_{eq} C_{int} = 0.69 \frac{R_{equ}}{S} \cdot S C_{intu} \equiv 0.69 R_{equ} C_{intu}$$

给定逻辑门的本征延时是一个常数，不随逻辑门的尺寸而改变。

增大逻辑门的尺寸在减小驱动电阻的同时却增大了本征电容，因此不能减小逻辑门的本征延时。

幻灯片 45

a7

相同类型逻辑门的各个晶体管间的尺寸比例是固定的，改变逻辑门尺寸时往往同时等比例的放大/缩小，因此，引入尺寸系数 S 。


adm, 2011/12/13

不同逻辑门的本征延时


本征延时由单位尺寸时逻辑门的输出电阻和本征电容决定。

不同逻辑门的本征延时不同。


R_u : 单位尺寸NMOS的导通电阻
 C_u : 单位尺寸MOS管的本征电容



$$t_{p0} = 0.69 R_u 3 C_u$$



$$t_{p0} = 0.69 R_u 6 C_u$$



$$t_{p0} = 0.69 R_u 6 C_u$$

归一化本征延时 (p)

- 意义：归一化后消除了工艺因素的影响（与 $R_u C_u$ 的具体数值无关，仅反映逻辑门结构和扭斜情况的因素）

$$p = \frac{t_{p0gate}}{t_{p0inv}} = \frac{R_{eq} C_{int}}{R_{eqinv} C_{intinv}}$$


- 计算：

- 相同驱动能力下的本征电容之比。


p的计算

等效输出电阻相同


参考反相器 a31



$$p=1$$



$$p=6/3=2$$



$$p=6/3=2$$

a31

一般为最小尺寸反相器

adm, 2011/10/11

CMOS逻辑门的延时特性

 本征延时

 努力延时

逻辑门的延时

🔥 逻辑门的传播延时

$$t_p = 0.69 R_d (C_{int} + C_{ext}) = \boxed{t_{p0}} + \boxed{t_{effort}}$$

本征延时 努力延时

🔥 本征延时：

与逻辑门的尺寸（S）无关

🔥 努力延时：

$$t_{effort} = 0.69 R_u C_{ext} / S$$

C_{int} ——本征电容

C_{ext} ——外部负载电容


R_d ——等效输出电阻

R_u ——单位尺寸逻辑门的等效输出电阻

S ——尺寸系数

问题：

从提高速度出发，应该如何确定逻辑门的尺寸？



$$\begin{aligned} t_p &= t_{p01} + 0.69R_{d1}C_{g2} + t_{p02} + 0.69R_{d2}C_L \\ &= t_{p01} + 0.69R_{d1}C_{gu2}S_2 + t_{p02} + 0.69R_{u2}C_L / S_2 \end{aligned}$$

本征时间常量

$$t_p = t_{p01} + 0.69R_{d1}C_{gu2}S_2 + t_{p02} + 0.69R_{u2}C_L / S_2$$

当两级门的努力延时相等时 t_p 取最小值，对应的


$$S_{2opt}^2 = \frac{R_{u2}C_L}{R_{d1}C_{gu2}} \quad t_{pmin} = t_{p01} + t_{p02} + 2 \times 0.69 \sqrt{R_{d1}C_{gu2}R_{u2}C_L}$$
$$= t_{p01} + t_{p02} + 2 \times 0.69 \sqrt{R_{d1}C_{g2}R_{d2}C_L}$$

$$R_d C_g = \frac{R_u}{S} S C_{gu} = R_u C_{gu} \triangleq \tau \quad \text{本征时间常量}$$


R_u 和 C_{gu} 是逻辑门自身的属性，由电路结构、工艺参数决定。

不同逻辑门的本征时间常量

对称反相器(PMOS和NMOS的尺寸比等于2)



NAND2门



(近似认为 $C_{ugn} = C_{ugp} = C_{gu}$)

$$\tau_{inv} = R_u (C_{ugn} + 2C_{ugp}) = 3R_u C_{gu}$$

$$\tau_{nand2A} = \tau_{nand2B} = R_u (2C_{gun} + 2C_{ugp}) = 4R_u C_{gu}$$

逻辑努力

$$\text{逻辑努力} = \frac{\text{逻辑门的本征时间常量}}{\text{对称反相器的本征时间常量}}$$

(*logical effort*)

通常用g表示:
$$g = \frac{\tau_{gate}}{\tau_{inv}} = \frac{R_{dgate} C_{ggate}}{R_{dinv} C_{ginv}}$$

上拉输出电阻对应的逻辑努力称为上拉逻辑努力;


下拉输出电阻对应的逻辑努力称为下拉逻辑努力;

每个逻辑门的输入端有自己对应的上拉逻辑努力和下拉逻辑努力。


不同逻辑门的逻辑努力

对称反相器(PMOS和
NMOS的尺寸比等于2)

参考反相器



NAND2门



等效输出电阻相同

$$g=3/3=1$$

$$g=4/3$$

$$\tau_{inv} = R_u (C_{ugn} + 2C_{ugp}) = 3R_u \underline{C_{gu}}$$

$$\tau_{nand2A} = \tau_{nand2B} = R_u (2C_{gun} + 2C_{ugp}) = 4R_u \underline{C_{gu}}$$

逻辑努力的含义

- ✿ 等效输出电阻体现驱动能力： R_d 越小输出电流越大，驱动能力越强；输入电容是对前级电路的负载。
- ✿ 本征时间常量表示了单位驱动能力对应的输入电容或单位输入电容对应的驱动能力。
- ✿ 逻辑努力是消除了工艺因素后的相对的本征时间常量。
- ✿ 逻辑努力的物理意义：表征不同逻辑门结构的驱动能力和产生的负载效应间的关系。
 - 单位驱动能力对应的负载效应的（相对于反相器）大小
 - 单位输入电容对应的驱动能力的（相对于反相器）大小

努力延时与逻辑努力

$$t_{effort} = 0.69 R_d C_{ext} = 0.69 \frac{R_d C_g C_{ext}}{C_g} = 0.69 \tau \frac{C_{ext}}{C_g}$$

$$\frac{C_{ext}}{C_g} \triangleq f \quad \text{——等效扇出（电气努力），简称为扇出}$$

$$t_{effort} = 0.69 \tau f$$

设参考反相器的本征延时： $t_{p0} = 0.69 R_d C_{intinv}$

$$\begin{aligned} t_{effort} &= \frac{\tau_{gate}}{\tau_{inv}} \frac{f}{\gamma} t_{p0} \\ &= t_{p0} \times g \frac{f}{\gamma} \end{aligned}$$

$$\gamma \triangleq \frac{C_{intinv}}{C_{ginv}}$$

自载系数（与工艺和版图有关），典型值=1。

归一化门延时

🌿 逻辑门传播延时 $t_{pgate} = 0.69R_dC_{int} + 0.69\tau_{gate}f$


🌿 归一化本征延时：设 $0.69R_dC_{int} = p t_{p0}$

$$\begin{aligned} t_{pgate} &= p t_{p0} + g \frac{f}{\gamma} t_{p0} \\ &= t_{p0} \left(p + g \frac{f}{\gamma} \right) \end{aligned}$$

归一化门延时： $d = p + h/\gamma = p + g f/\gamma$

门努力(*gate effort*)

归一化门延时



逻辑努力的意义

含义：

- 表示某种逻辑门在负载效应和驱动能力的比值上与反相器之间的差异；
- 是门努力对等效扇出的敏感程度。
- 影响整个逻辑路径的最小传播延时；

性质：

- 与逻辑门的尺寸、工艺参数、版图情况无关
 - 只与逻辑门的拓扑结构有关
- 可以作为逻辑门性能优劣的评价指标。


逻辑努力越小越好。

逻辑努力的计算


第一步：设计晶体管尺寸，使逻辑门的驱动能力（通常考虑最坏情况）与参考反相器相同；

第二步：计算输入电容与参考反相器的输入电容之比。


对称反相器(PMOS和NMOS的尺寸比等于2)



NAND2门





NOR2门



逻辑努力计算举例

标准反相器

$$Y = \overline{A}$$





$$g_A = 3/3$$

$$p = 3/3$$

AOI21

$$Y = \overline{A \cdot B + C}$$



$$g_A = 6/3$$



$$g_B = 6/3$$

$$g_C = 5/3$$

$$p = 7/3$$

AOI22

$$Y = \overline{A \cdot B + C \cdot D}$$



$$g_A = 6/3$$

$$g_B = 6/3$$



$$g_C = 6/3$$

$$g_D = 6/3$$

$$p = 12/3$$

复杂AOI门

$$Y = \overline{A \cdot (B + C) + D \cdot E}$$



$$g_A = 5/3$$

$$g_B = 8/3$$

$$g_C = 8/3$$

$$g_D = 8/3$$

$$g_E = 8/3$$

$$p = 16/3$$

小结

- ❖ 逻辑电路性能优化要在本级的努力延时（性能）与前一级的努力延时（代价）之间寻求平衡。
- ❖ 不同结构的逻辑门在性能方面具有不同的“性价比”。
- ❖ 逻辑努力是逻辑门性价比的指标，它与工艺、尺寸因素无关，完全取决于电路结构。
- ❖ 复杂逻辑门往往具有更大的逻辑努力。

- 延时模型
- CMOS逻辑门的延时特性
- 速度优化

第三章

数字集成电路的速度

速度优化



关键路径



逻辑路径的优化




电路级优化




逻辑结构优化

关键路径



- 时序路径：两级寄存器间的信号传输路径，
 - 起点：时钟信号、原始输入
 - 终点：时序单元的数据输入端、原始输出
- 时序路径由时序弧组成
 - 逻辑门时序弧
 - 互连线时序弧
- 时钟频率由路径延时最长的时序路径决定（关键路径）
- 一个组合逻辑块中的延时最长的路径是其关键路径

关键路径的计算



关键路径

时序路径A-C: a1~a5;

路径A-C (B=1)

$$t_{pA\uparrow} = t_{a1\uparrow} + t_{a2\downarrow} + t_{a3} + t_{a4\uparrow} + t_{a5}$$

$$t_{pA\downarrow} = t_{a1\downarrow} + t_{a2\uparrow} + t_{a3} + t_{a4\downarrow} + t_{a5}$$

B=0时C=1, 延时=0

- 时序弧延时和信号翻转方向有关, 不同方向取值可能存在差别

- 时序弧的延时和上一级时序弧输出信号的翻转斜率有关

- 时序路径延时和输入图形有关

- 所有情况下延时最长的路径为关键路径

时序路径B-C: b1-b2-a5


路径B-C (A=0)

$$t_{pB\uparrow} = t_{b1\uparrow} + t_{b2\downarrow} + t_{a5\downarrow}$$

$$t_{pB\downarrow} = t_{b1\downarrow} + t_{b2\uparrow} + t_{a5\uparrow}$$

A=1时C=1, 延时=0

False-path



- 当 $B=0$ 时, $Z=0$ (与A、C、D无关), 电路的关键路径就是路径2;
- 当 $B=1$ 且 $A=1$ 时, $Z=0$ (与C、D无关), $A=0$ 时, $Z=1$ (与C、D无关), 关键路径为路径1;
- 经过C、D的所有路径都是根本不会有信号经过的, 如路径3, 这样的路径称为**虚假路径 (false path)**。
- 最大传播延时等于 $4t_{\text{gate}}$

结论

- ❖ 组合逻辑电路的性能优化是对一条条逻辑路径的优化。
- ❖ 电路优化时不需要对每一个逻辑路径和每一个逻辑门都进行优化，关键在于优化关键路径。
- ❖ 逻辑的延时与输入图形有关，关键路径只有在特定的输入图形下才被激活。

速度优化

❖ 关键路径

❖ 逻辑路径的优化

❖ 电路级优化

❖ 逻辑结构优化

逻辑路径的延时模型

N级逻辑门组成的逻辑路径（归一化）延时：

$$D = \sum_{i=1}^N (p_i + g_i \cdot f_i / \gamma) = \sum_{i=1}^N (p_i + h_i / \gamma)$$

第*i*级的努力: $h_i = g_i f_i$

路径电气努力: $F = C_L / C_{g1} \quad \prod_{i=1}^N f_i = \frac{C_{g2}}{C_{g1}} \cdot \frac{C_{g3}}{C_{g2}} \cdots \frac{C_L}{C_{gN}} = \frac{C_L}{C_{g1}} \equiv F$

路径逻辑努力: $G = g_1 g_2 \cdots g_N$

路径努力:

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GF$$

尺寸优化问题

设每级逻辑门的尺寸系数为 s_i , 优化 s_i 使得 D 最小:


$$D = \sum_{i=1}^N \left(\underbrace{p_i}_{\text{与 } s_i \text{ 无关}} + \underbrace{h_i / \gamma}_{\text{与 } s_i \text{ 有关}} \right) \quad H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = \underbrace{GF}_{\text{常数}}$$

最小延时条件: $h_1 = h_2 = \dots = h_N = h$

$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \quad f_i = h / g_i$$

$$\text{或 } t_{p\min} = t_{p0} \left(\sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \right)$$

反相器链的优化



$$g_i = 1, i = 1, 2, \dots, N, f_i = F^{1/N}$$

每级放大 f ，具有相同的等效扇出 f : a6

$$C_{gin,j} = \sqrt{C_{gin,j-1} C_{gin,j+1}}$$

反相器链最小延时:

$$t_p = N t_{p0} \left(1 + \sqrt[N]{F} / \gamma \right)$$

a6


——每级尺寸是它相邻两个反相器尺寸的几何平均数,
adm, 2011/12/13

分支努力

$$f = \frac{C_{on-path} + C_{off-path}}{C_{gin}}$$

分支努力:

$$b = \frac{C_{on-path} + C_{off-path}}{C_{on-path}}$$



$$\frac{f}{b} = \frac{C_{on-path}}{C_{gin}}$$

$$F = \prod_1^N \frac{f_i}{b_i}$$

存在分支的路径延时

N级逻辑门组成的逻辑路径（归一化）延时：

$$D = \sum_{i=1}^N \left(p_i + \frac{g_i \cdot f_i}{\gamma} \right)$$

第*i*级的努力: $h_i = g_i f_i$

路径电气努力: $F = C_L / C_{g1}$

$$F = \prod_1^N \frac{f_i}{b_i} = \frac{\prod_1^N f_i}{B}$$

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = \textcolor{red}{GFB}$$

小结

🔥 当逻辑路径中的各级逻辑门具有相同的门努力时，路径的总延时达到最小值；

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = \textcolor{red}{GFB}$$

$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma}$$

$$\text{或 } t_{p\min} = t_{p0} \left(\sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \right)$$

小结（续）

- ❖ 对于相同类型的逻辑门（如反相器链），每一级逻辑门的尺寸放大相同的倍数。
- ❖ 分支的存在增大了总路径努力 H
- ❖ 在最优条件下：
 - 外部的总负载被均匀地分摊在各级电路上
 - g 大的门具有较小的扇出
 - 路径的最小延时与各级门的本征延时之和、路径电气努力、路径逻辑努力和分支努力相关。

最优级比（等效扇出）与最优级数

$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma}$$

N有最优值

对于给定负载, C_L 和给定的输入电容 C_{in}
寻找最优的级比 f

反相器链: $D = N \left(F^{1/N} / \gamma + 1 \right)$


$$\frac{\partial D}{\partial N} = \gamma + \sqrt[N]{F} - \frac{\sqrt[N]{F} \ln F}{N} = 0$$

$$\Leftrightarrow f = \exp(1 + \gamma/f) \quad (\text{超越方程})$$

最优有效扇出 f

最优的等效扇出 f 与反相器链中的自载系数 γ 的关系:

$$f = \exp(1 + \gamma / f)$$




For $\gamma = 0, f = e,$
 $N = \ln F$
For $\gamma = 1, f_{opt} = 3.6$

数值解





f 对 t_p 的影响

典型自载情况： $\gamma=1$



f 大于最优值并不会过多的影响延时，但能减少所要求的缓冲器级数和实现面积。通常 $f = 4$ 。

缓冲器设计

	N	f	t_p	a27
	1	64	65	
	2	8	18	
	3	4	15	
	4	2.8	15.3	

a27

对于路径负载较大的情况，可以通过在路径中插入缓冲器来提高延时、减小功耗。

adm, 2011/12/13

优化缓冲器级数

当负载和第一级的输入电容给定时，假设实现所要求功能的逻辑部分为 n_1 级。

假设为达到最短延时，在逻辑链中需插入 $N - n_1$ 级反相器，使总共有 N 级。

$$D = \frac{NH^{\frac{1}{N}}}{\gamma} + N - n_1 + \underline{P}$$

原 n_1 级门的总本征延时，与 N 无关


$$\frac{\partial D}{\partial N} = \frac{H^{1/N}}{\gamma} + 1 - \frac{H^{1/N} \ln H}{\gamma N} = 0$$

与反相器链的情况类似，可得到

$$h = H^{1/\hat{N}} = 3.6(\gamma = 1), \hat{N} = \log_{3.6} H$$


为达到最短延时，在逻辑链中插入的反相器个数为： $\hat{N} - n_1$

逻辑链总延时(D)对于级数(N)的敏感程度



延时对 N 并不敏感，一般选取 $h=4$ ， $N=\log_4 H$

插入的反相器个数只能是偶数。



$$h = g_1 f_1 = g_2 f_2 = \dots = g_i f_i \quad f_i = \frac{h}{g_i}$$

各级的尺寸系数:

$$\begin{aligned} s_i &= \frac{C_{gi}}{g_i C_{ref}} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} C_{g(i-1)} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} C_{g(i-2)} \\ &= \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} C_{g1} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} \cdot g_1 s_1 C_{ref} \\ &= \frac{g_1 s_1}{g_i} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} = \frac{g_1 s_1}{g_i} \prod_{j=1}^{i-1} \left(\frac{f_j}{b_j} \right) \end{aligned}$$

教科书第6章公式 (6.18)

幻灯片 84

a26

在确定了 N 和 h 后我们可以推算各级逻辑门的尺寸系数。

adm, 2011/12/13

优化方法

- ❖ 计算路径的努力: $H = GBF$
- ❖ 求最优级数 $N \sim \log_4 H$
- ❖ 计算一级的努力 $h = H^{1/N}$
- ❖ 画出具有这一级数 (N) 的路径的草图
- ❖ 从任意一边开始, 求出各级的尺寸:

$$C_{g(i+1)} : C_{gi} = h / (g_i b_i)$$

$$s_i = \frac{C_{gi}}{g_i C_{ref}}$$

Reference: Sutherland, Sproull, Harris, "Logical Effort", Morgan-Kaufmann 1999

小结

- ❖ 逻辑链中当各级的努力延时 (h) 相同并且接近等于 4 时, 整个逻辑链路径的延时最快。
 - 采用“较少”级数 (逻辑门的数目较少) 时, 逻辑链未必最快。
 - 采用“大尺寸”逻辑门时, 逻辑链未必最快, 却会增加面积和功耗。
- ❖ 逻辑链的路径总延时对于级数偏离“最优级数”的敏感程度不大。
 - 使每级的门努力稍大于 4 可减少面积与功耗, 但速度减慢不多。
 - 但当每级的门努力大于 6~8 时, 速度会明显变慢。

小结（续）

- ❖ 分支努力较大的节点应采用逻辑努力较小的门来驱动。
 - 分支上的逻辑门采用较小的尺寸。
 - 对非关键分支上的逻辑门进行缓冲以减少对关键路径的影响。

逻辑努力方法的局限性

逻辑努力方法的精度不高：

- 它没有考虑输入信号翻转时间、互连线负载的影响；
- 忽略了速度饱和效应、体效应等二阶效应，没有考虑版图因素。

无法处理复杂的逻辑结构，当电路中存在复杂分支时，使用手动方式进行分析将变得极其困难。

无法用来优化功耗和面积。

速度优化

- ❖ 关键路径
- ❖ 逻辑路径的优化
- ❖ 电路级优化
- ❖ 逻辑结构优化

a25

a25

电路级优化是对单个逻辑门的优化，大扇入的复杂逻辑门和大扇出的逻辑门的延时往往是整个路径延时的主要部分

adm, 2011/12/13

大扇入逻辑门的优化技术1



🔥 增大串联网络中外侧晶体管尺寸

分布 RC网络

$$M1 > M2 > M3 > \dots > MN$$

(最靠近输出端的晶体管尺寸最小)


可以使延时减少20% 以上;
但实际版图中由于不规则,
需要把晶体管的距离拉开,
从而使内部电容增加, 抵
消了收益。




大扇入逻辑门的优化技术2

🔥 优化晶体管的次序：

- 最迟到达的输入信号应当作为内层输入（放在接近输出端处）



延时由 C_L , C_1 和 C_2 的放电时间决定




延时由 C_L 的放电时间决定

大扇入逻辑门的优化技术3

改变逻辑结构（控制最大扇入）

a24

$$F = ABCDEFGH$$



a24

Reduced fan-in -> deeper logic depth

Reduction in fan-in offsets, by far, the extra delay incurred by the NOR gate (second configuration).

Only simulation will tell which of the last two configurations is faster, lower power

adm, 2011/12/13


8 输入AND门（与门）的3种实现方法

结构	传播延时
基于8输入逻辑门的结构	6.2ns
基于4输入逻辑门的结构	5.24ns
基于2输入逻辑门的结构	3.19ns

大扇出逻辑门的优化

🔥 插入缓冲器将扇入与扇出隔离

a23



a23

Reduce CL on large fan-in gates, especially for large CL, and size the inverters progressively to handle the CL more effectively
adm, 2011/12/13

关键翻转方向的优化

采用不对称逻辑门

- 具有不同上升和下降时间的不对称逻辑门（Skewing Gate），使关键翻转方向的传播延时下降。
 - HI-skew gates** 有利于输出上升（减小 nMOS）
 - LO-skew gates** 有利于输出下降（减小 pMOS）
 - 但是会使另一个方向的翻转变慢
- 减小输入关键信号的输入管尺寸


如**Reset** 很少发生时，

可减少输入管**A**的尺寸,增大reset管尺寸，
以减少A的输入电容。

$$g_A = 10/9 (< 4/3)$$

$$p = 13/3 (< 6)$$

同时缩小p管尺寸，
减小自载电容




速度优化

- ❖ 关键路径
- ❖ 逻辑路径的优化
- ❖ 电路级优化
- ❖ 逻辑结构优化

逻辑级优化(1)

🔥 优化逻辑深度

- 技术：重组结构、流水线、重定时、工艺映射




现已有很好的逻辑综合工具

逻辑级优化(2)

- 减少关键路径上逻辑门的扇出（负载）


扇出变小



逻辑级优化(3)

将最迟到达的信号放到接近输出端处

最迟到达信号



总结

🌿 延时估算的基本模型：RC网络和Elmore延时公式

- 等效电阻法和等效电流法
- 注意电容的密勒效应

🌿 逻辑门延时：

- t_p 随 V_{DD} 增大减小，但是当 V_{DD} 非常大时并不敏感
 - $t_p \sim C_L V_{DD} / (V_{DD} - V_T - V_{DSAT}/2)$ （速度饱和）
- 延时与输入信号斜率有关，近似为线性关系

总结（续）

🔥 逻辑门延时(续)：

对于复杂逻辑门

- 要考虑内部节点电容的影响
- 与扇入有关（平方关系）、与输入图形有关
- 逻辑努力反映了逻辑门相同驱动能力下对前级负载的大小，和晶体管尺寸无关，与逻辑门的类型有关。
- $D=h+p$ —— p 与尺寸无关，速度优化的条件是 $h=4$ ， $N=\log_4 H$

🔥 逻辑门的延时优化

- 多管堆叠时逐级增大晶体管尺寸
- 非对称逻辑门
- 关键信号优化
- 减小扇入

总结（续）

逻辑结构的速度优化

- 关键是优化关键路径（路径延时与输入图形和输入信号翻转方向有关）
- 电路级优化：
 - 插入缓冲级和h优化（尺寸优化）
 - 逻辑门优化
- 逻辑级优化：逻辑重构、输入重排、减小扇入、调整关键路径逻辑、流水线与重定时
- 结构优化：参见数据通路部分

- CMOS逻辑门的功耗
- 低功耗电路技术
- 功耗与延时的关系

第四章

数字集成电路的功耗

CMOS逻辑门的功耗


动态功耗

- 充放电功耗
- 直流通路引起的功耗

静态功耗

逻辑门翻转中的能量

- ❖ 逻辑门输出充电时从电源汲取电流（产生电源能量消耗）。
- ❖ 产生的总能耗等于 $C_L V_{DD} V_{sw}$ ，其中一半消耗在充电电阻上，一半储存在电容中。
- ❖ 储存在电容中的能量在输出由高变低的过程中消耗在放电电阻上。



逻辑门的功耗

🔥 能耗：从电源中取得的总能量

$$\begin{aligned} E_{0-1} &= C_L V_{DD} V_{sw} \\ &= Q V_{DD} \quad \text{a1} \end{aligned}$$

全摆幅电路： $E_{0-1} = C_L V_{DD}^2$

🔥 功率消耗（功耗）：

• 平均功耗：单位时间内的能耗 $P = \frac{E}{\Delta T}$ 瞬时功耗： $P(t) = i(t) \cdot V_{DD}$

逻辑门的平均功耗： $P_{av} = \frac{E}{\Delta T} = E_{0-1} f_{0-1} = C_L V_{DD} V_{sw} f_{0-1}$ 逻辑门的峰值功耗：

全摆幅电路： $P_{av} = C_L V_{DD}^2 f_{0-1}$ 0-1翻转频率 $P_{peak} = i_{peak} \cdot V_{DD}$

幻灯片 4

a1

降低信号摆幅可以减小电路功耗。

adm, 2011/10/6

开关活动性

$$P = C_L V_{DD}^2 f_{0-1} = C_L V_{DD}^2 \alpha_{0-1} f$$

等效电容 C_{EFF} 开关活动性 α_{0-1} 工作频率 f

📌 开关活动性 (switching activity) : 逻辑门一个周期内发生0-1翻转的概率。

📌 $\alpha_{0 \rightarrow 1} = p_0 \cdot p_1$ a4

- 各个周期的输入相互独立 $\alpha_{0 \rightarrow 1} = p_0 \cdot p_1 = p_0 \cdot (1 - p_0)$

0-1概率分布均匀时活动性最高。

- 输入是独立的均匀分布，N输入静态门的开关活动性：

$$\alpha_{0 \rightarrow 1} = p_0 \cdot p_1 = \frac{N_0}{2^N} \cdot \frac{N_1}{2^N} = \frac{N_0(2^N - N_0)}{2^{2N}}$$

幻灯片 5


a4

开关活动性=一个周期中为0的概率乘以下一个周期为1的概率。

adm, 2011/10/6


信号间的相关性问题

Inter-Signal Correlations



没有重聚扇出的逻辑电路

$$\begin{aligned} p_z &= p(Z=1) = p(B=1, C=1) \\ p_{0-1} &= (1 - p_B p_C) p_B p_C \\ &= \left(1 - \frac{1}{2} \cdot \frac{1}{2}\right) \frac{1}{2} \cdot \frac{1}{2} = 3/16 \end{aligned}$$



具有重聚扇出的逻辑电路

$$\begin{aligned} p_z &= p(Z=1) = p(B=1, C=1) \\ &= p(B=1) \cdot p(C=1 | B=1) \quad \text{B和C相关} \\ &= p_B \cdot 0 = 0 \end{aligned}$$


信号间存在相关性时，必须利用条件概率建立模型，利用CAD 工具进行信号间相关性的分析。

开关活动性的分析非常复杂

- ❖ 信号通过逻辑门时可以改变统计特性；
- ❖ 信号间的相关性：即便原始信号输入互不相关，但通过逻辑电路后就会变得相关。——采用条件概率；
- ❖ 时序电路中含有反馈，翻转概率和电路状态有关。

动态或虚假翻转

- ❖ 非零延时造成的动态故障 (dynamic hazard) 或毛刺 (glitch)
- ❖ 虚假翻转会引起额外的功耗



幻灯片 8

a7

out1-out3初始时都为1，输入上升后，应该out1=0,out2=1.....，但out1变为0前，out2会变为0，出现虚假翻转。

adm, 2011/10/6

LX10

组合逻辑中由于信号传播延时的差异可能会产生信号的“毛刺(glitch)”，也就是信号短时间地处于不同于最终稳定值的状态，甚至在稳定到正确逻辑电平之前出现多次翻转。“一般来说，当一个门的输入有两个或两个以上信号发生改变时，由于这些信号是经过不同路径产生的，使得它们状态改变的時刻有先有后，这种时差引起的现象称为竞争(race)。”竞争有时会导致险象(hazard)发生——出现毛刺。

Li XY, 2021/10/4

CMOS逻辑门的功耗



动态功耗



- 充放电功耗
- 直流通路引起的功耗



静态功耗


短路电流

在门翻转的过程中有一段时间上拉网络和下拉网络同时导通，产生电源到地的直接通路（短路），引起**短路电流**。



摘自：《CMOS超大规模集成电路设计（第四版）》，Neil H.E. Weste等著，电子工业出版社

短路电流功耗



*如果 $V_{DD} < V_{Tn} + |V_{Tp}|$, 短路功耗可完全消除。


1. 短路电流功耗和输入/输出的翻转速率有关;
2. I_{peak} 与器件的尺寸成正比;
3. 每次逻辑门翻转 (无论什么方向) 都会产生短路电流功耗。

短路功耗最小化



在整个电路层次上，使输入和输出信号的上升/下降时间匹配来达到短路电流功耗最小。对一个门即要求它的输入和输出上升时间相等。

与输入输出上升/下降时间比率及电源电压的关系
LX2



LX2

实际中延时优化的逻辑路径各级电路的传播延时相近 (t_p 相等), 因此输出信号的翻转时间也大致相等 (因为翻转时间与传播延时成正比, $t_p=0.69RC, t_{f/r}=2.2RC$) 。

Li XY, 2014/10/19

CMOS逻辑门的功耗



动态功耗

- 充放电功耗
- 直流通路引起的功耗



静态功耗


静态功耗

❖ 电路静态时存在的功耗，由静态漏电流引起

- 亚阈值漏电流—— I_{SUB}
- 栅极漏电流—— $I_{\text{GS}}, I_{\text{GD}}$
- 漏极泄漏电流（次表面BTBT 漏电，GIDL）—— I_{LEAK}

❖ 影响静态功耗的因素

- V_T 、温度、电源电压
- 器件尺寸：
 - W/L , WL , 有源区面积
 - 近似与逻辑门尺寸系数成正比



逻辑门的亚阈值漏电功耗


❖ 若只考虑亚阈值漏电，一个反相器的静态功耗由截止器件 I_{sub} 决定。

亚阈值电流公式：
$$I_{sub} = \frac{W}{L} I_{ds0} 10^{\frac{V_{gs} - (V_{T0} - \eta V_{ds})}{S}} \left(1 - e^{-\frac{V_{ds}}{\phi_T}} \right)$$

LX4

截止器件的漏电流：
$$I_{off} = I_{sub} |_{V_{gs}=0, V_{ds}=V_{DD}} = \frac{W}{L} I_{ds0} 10^{\frac{-(V_{T0} - \eta V_{DD})}{S}} \left(1 - e^{-\frac{V_{DD}}{\phi_T}} \right)$$

$\phi_T = kT/q$: 热电压




幻灯片 15

LX4


$V_t = V_{t0} - \eta V_{ds}$ (DIBL)代入 I_{sub} 公式, 将 $V_{gs}=0, V_{ds}=0$ 时的 I_{sub} 定义为截止状态下的漏电流 I_{off} , 重新整理表达式成与 I_{off} 相关的形式。

Li XY, 2015/10/17


堆叠效应对亚阈值漏电的影响



$$\begin{cases} M2: I_2 = I_{ds0} 10^{\frac{-V_{T0}}{S}} (1 - e^{\frac{-V_x}{\phi_T}}) \approx I_1 (1 - e^{\frac{-V_x}{\phi_T}}) \\ M1: I_2 = I_{ds0} 10^{\frac{-V_x - V_{T1}}{S}} (1 - e^{\frac{V_x - V_{DD}}{\phi_T}}) \end{cases}$$



(a) M1的I-V_{gs}曲线




(b) M2的I-V_{ds}曲线
(V_{gs}=0)

$$I_1 = I_{ds0} 10^{\frac{-V_{T0}}{S}} (1 - e^{\frac{-V_{DD}}{\phi_T}})$$

假设 $e^{\frac{-V_{DD}}{\phi_T}} \ll 1$ ，则

$$I_1 \approx I_{ds0} 10^{\frac{-V_{T0}}{S}}$$

负载线法分析



(c) I_2 - V_x


堆叠效应对亚阈值漏电的影响（续）

- ❖ 两个截止的MOS管堆叠，由于亚阈值漏电流的存在，各自的源漏两端都会产生压降，减小了上方NMOS管的 V_{GS} 、 V_{BS} 和 V_{DS} ，漏电流的值小于没有堆叠的情况。
- ❖ 由于体效应， V_{SB} 的提高 会增加 V_T
- ❖ 由于DIBL, V_{DS} 的减小会增加 V_T


堆叠效应对亚阈值漏电的影响（续）

堆叠效应


40nm 工艺, $W/L=120\text{nm}/40\text{nm}$ 的截止NMOS管堆叠后的泄漏电流
(SPICE仿真结果)




输入图形对静态功耗的影响



电源电流=7.02pA






电源电流=8.98pA



电源电流=44.7pA

NAND3门的静态功耗

40nm工艺, $V_{DD} = 1.1V$



堆叠效应增强，
亚阈值漏电减小


堆叠效应减弱，亚阈值
电流增大；

- LX11** M1漏极同时存在亚阈值漏电流和BTBT漏电流；导通的PMOS管存在栅极漏电流
Li XY, 2022/10/17
- LX12** 堆叠效应增强使得M1的亚阈值漏电流变小；BTBT电流变化不大，总电流 $2.14 \approx 0.48 + 2.83 - 1.2$
Li XY, 2022/10/17
- LX13** 高阈值器件放在内侧的堆叠效应弱于放在外侧，所以亚阈值漏电流比第二幅图略大。高阈值器件的衬底掺杂浓度高，此表面BTBT漏电流大，所以总电流最大
Li XY, 2022/10/17

NAND3门的静态功耗（续）


栅极漏电流

总的栅极泄漏电流可达到4.2pA，已超过了亚阈值泄漏电流。



NAND3门的静态功耗（续）

❖ 复杂逻辑门的关断开关网络中也会存在栅极泄漏电流



复杂逻辑门的功耗



电容充放电功耗

- 与输入图形有关，因为充电的节点电容不同
- 与开关活动性有关
- 与初始输入有关，影响实际充电电容的大小（时序单元与状态有关）



短路电流功耗

与输入图形有关，因为

1. 导通电阻不同
2. 输出信号的翻转斜率不同



静态功耗

因堆叠晶体管的数目、存在栅氧泄漏电流的晶体管面积等因素的不同，也与输入图形有关


- CMOS逻辑门的功耗
- 低功耗电路技术
- 功耗与延时的关系

第四章


数字集成电路的功耗

降低开关活动性的设计技术1

🔥 逻辑重组：相同逻辑函数不同逻辑结构



总体开关活动性较低；存在毛刺；传播延时大。



总体开关活动性较高；无毛刺；传播延时小。

	O1	O2	F
p1(链形结构)	1/4	1/8	1/16
p0=1-p1(链形结构)	3/4	7/8	15/16
开关活动性(链形结构)	3/16	7/64	15/256
p1(树形结构)	1/4	1/4	1/16
p0=1-p1(树形结构)	3/4	3/4	15/16
开关活动性(树形结构)	3/16	3/16	15/256


降低开关活动性的设计技术2

🚩 输入排序


$$p(A=1)=0.5$$

$$p(B=1)=0.2$$

$$p(C=1)=0.1$$



$$p(0-1)=(1-0.5*0.2)(0.5*0.2)\\=0.09$$



$$p(0-1)=(1-0.2*0.1)(0.2*0.1)\\=0.0196$$

推迟具有较高翻转率的信号（即信号概率接近**0.5**的信号）。

降低开关活动性的设计技术3




通过均衡信号路径来减少毛刺

- 毛刺主要是由于在电路中路径长度失配引起——使一个电路的所有到达时间都相同可以大大减少毛刺
- 由于互连延时所占比重日益增加，路径匹配变得非常困难——但是路径匹配程度较高可以减小毛刺的幅度

降低开关活动性的设计技术4


🔥 利用时序单元来消除毛刺

- **重定时技术**：把寄存器放在虚假翻转活动性高的逻辑和大电容节点之间。
- 当存在毛刺的逻辑级数较多时，需要**插入寄存器**。
但会带来额外的时序单元功耗



分时复用资源的讨论

- ❖ 随机信号：功耗相同
- ❖ 具有独特分布特性的数据传递：分时复用方法的功耗可能偏高（低功耗设计中避免采用）



减少器件数可以减少静态漏电流。

- CMOS逻辑门的功耗
- 低功耗电路技术
- 功耗与延时的关系

第四章

数字集成电路的功耗

功耗与延时的关系

影响功耗和延时的因素

 电路尺寸优化（动态功耗）

 电压优化

 综合优化

功耗、能耗和延时

一个逻辑门的功耗（忽略短路功耗）

$$P_{dyn} = \alpha C_L V_{DD}^2 f_{max}$$

$$I_{off} = \frac{W}{L} I_{ds0} 10^{\frac{-(V_{T0} - \eta V_{DD})}{S}} \left(1 - e^{-\frac{V_{DD}}{\phi_T}} \right), \quad P_{sta} \approx I_{off} V_{DD} \quad (\text{静止状态})$$

LX5

延时

$$t_p = \frac{C_L V_{SW}}{I_{DSAT}} = \frac{C_L V_{DD}}{k_s \frac{W}{L} (V_{DD} - V_T)^\alpha}$$

$$C_L \text{ — } t_p, P_{dyn}$$

$$W \text{ — } t_p, P_{dyn}, P_{sta}$$

$$V_T \text{ — } P_{sta}$$

$$V_{DD} - V_T \text{ — } t_p$$

$$V_{DD} \text{ — } P_{dyn}, t_p, P_{sta}$$

幻灯片 32

a30 $V_t = V_{t0} - \eta V_{ds}$ (DIBL)代入 I_{sub} 公式, 将 $V_{gs}=0, V_{ds}=0$ 时的 I_{sub} 定义为截止状态下的漏电流 I_{off} , 重新整理表达式成与 I_{off} 相关的形式。
adm, 2012/10/9

LX5 忽略本征电容和除亚阈值漏电外的其它静态功耗。
Li XY, 2015/10/17

功耗与延时的关系

🌿 影响功耗和延时的因素

🌿 电路尺寸优化（动态功耗）

🌿 电压优化

🌿 综合优化

功耗延时积

功耗延时积： $PDP \triangleq P_{av} \cdot t_p$ 把一个电路操作期间的平均功耗和它完成一次操作所用的时间相乘得到的乘积。

PDP是一个门的每个开关事件所消耗的能量。

一个静态反相器翻转期间的平均功耗 $P_{av} = CV_{DD}^2 / t_p$

传播延时是 t_p ，功耗延时积就等于 CV_{DD}^2

——和逻辑门的传播延时和平均功耗都无关。

- 传播延时是由一给定数量的能量能存放在电容上的速度决定的。

- 给定的工艺和门的拓扑结构，驱动相同外部负载（忽略本征负载）时，PDP一般为常数（与 r_{eq} 无关）。

——延时 **tradeoff** 功耗

幻灯片 34

a32

增大Req, tp增加, Pav减小; 减小Req, tp减小, Pav增大。
adm, 2011/10/6

低功耗评价指标

- ❖ 单纯评价功耗是没有意义的，因为可以通过增加延时或降低翻转速率来降低功耗，而性能是不能无限制地牺牲的。
- ❖ 在给定性能要求的情况下的功耗水平才是有实际意义的，即低功耗设计的目标是降低完成某项计算（如一次翻转）所消耗的**能耗**。

均衡能耗和延时重要性的评价指标

能量延时积：

$$EDP = PDP \times t_p = P_{av} \times t_p^2$$

同时考虑性能和能耗的衡量,经常作为最后的质量评价。

ED² 延时更加重要



ED^{0.5} 能耗更加重要

ED³ 延时重要性更高

.....

其它综合评价指标（能耗指标和延时指标具有不同的权重。）

逻辑路径优化空间



逻辑努力方法确定的最优尺寸

稍微放宽一点
延时约束就会
带来显著的能
耗降低。

三级反相器链，固定 C_{in} 和 C_L ，调整2、3级逻辑门尺寸得到的能量-延时空间。


给定延时增量下的功耗最小化（尺寸调整）

$$C_{load} = C_k \cdot \prod_{i=k}^N f_i = C_k \cdot \prod_{i=k}^N \frac{h_i}{g_i}$$

$$\Rightarrow C_k = C_{load} \cdot \prod_{i=k}^N \frac{g_i}{h_i}$$

第k级输入电容

在LE工作点的基础上，在维持其它各级h不变的情况下，将第N级的尺寸缩小s倍（增大 h_N ），前面各级的尺寸会随之缩小s倍。



LX9

不同指标对应的最优工作点下的各级反相器尺寸（6级反相器链）

LX9

指标中的能耗越重要，后级门的尺寸越小。

Li XY, 2014/10/11

功耗与延时的关系

- ❖ 影响功耗和延时的因素
- ❖ 电路尺寸优化（动态功耗）
- ❖ 电压优化
- ❖ 综合优化

总能耗优化

❖ 降低电源电压可以降低能耗

❖ 延时: $V_{DD} < V_T$, MOS管在亚阈值工作, N级反相器的延时

$$D = \frac{NC_L V_{DD}}{I_{on}} = \frac{NC_L V_{DD}}{I_{off} 10^{\frac{V_{DD}}{S}}}$$

$$E_{total} = E_{dyn} + E_{leak} = C_{eff} V_{DD}^2 + W_{eff} I_{off} V_{DD} D \quad \text{a20}$$

❖ 总能耗


$$\begin{aligned} &= C_{eff} V_{DD}^2 + W_{eff} I_{off} V_{DD} \cdot NC_L V_{DD} \left(I_{off} 10^{\frac{V_{DD}}{S}} \right)^{-1} \\ &= V_{DD}^2 \left(C_{eff} + W_{eff} NC_L 10^{\frac{-V_{DD}}{S}} \right) \end{aligned}$$

对 V_{DD} 求导可以找到最小能耗工作点。

幻灯片 40

- a20** W_{eff} 是总的有效晶体管栅宽（只考虑截止管）。
adm, 2012/10/8
- a26** I_{on} 等于 $V_{gs}=V_{DD}$, $V_{ds}=V_{DD}$ 时的亚阈值电流。
adm, 2013/10/7

考虑静态功耗的能耗优化



a19

$$E_L = I_{LEAK} V_{DD} t_p$$

$$I_{leak} = \frac{W}{L} I_{ds0} 10^{\frac{-(V_{T0} - \eta V_{DD})}{S}} \left(1 - e^{-\frac{V_{DD}}{\phi_T}} \right),$$

$$t_p = \frac{C_L V_{SW}}{I_{DSAT}} = \frac{C_L V_{DD}}{k_s \frac{W}{L} (V_{DD} - V_T)^\alpha}$$

a19

$EL = t_d \times I_{leak} \times VDD$, 其中延时 t_d 的变化起到了主导作用, 这是因为 (1) 静态功耗由关断晶体管决定, 它的 $V_{gs}=0$ (与 V_{dd} 无关), 亚阈值漏电主要受 V_{ds} 随 VDD 变化的影响, 呈指数关系增加, 相对变化缓慢; 而延时主要由导通管的充放电电流决定, 导通管的 $V_{gs}=V_{dd}$, 所以亚阈值区充放电电流对 V_{dd} 更敏感, 主导了 EL 的变化 (2) 在超阈值区域, t_d 和 I_{leak} 随 VDD 的变化都趋于饱和, E_L 对 VDD 的敏感度降低。

adm, 2013/10/7

EDP与电源电压的关系

提高电源电压能减少延时，但会增加功耗。

设NMOS 和PMOS 管具有相同的阈值电压和饱和电压，
则反相器传播延时可简化为

$$t_p \approx \frac{\alpha C_L V_{DD}}{V_{DD} - V_{TE}} \quad \text{a25}$$

其中， $V_{TE} = V_T + V_{DSAT} / 2$ ， α 由工艺参数决定。


$$PDP = \frac{1}{2} C_L V_{DD}^2$$
$$\therefore EDP = \frac{\alpha C_L^2 V_{DD}^3}{2(V_{DD} - V_{TE})}$$

幻灯片 42

a25

tp近似公式参见教材公式5.21, 或第四章讲义P16, 近似认为 $\lambda=0$ 。
adm, 2011/10/6

动态功耗EDP的优化



EDP 达最小值时的
 V_{DD} 值为
 $\frac{3}{2}V_{TE}$


对阈值在0.5V 范围的亚微米工艺
 V_{DDOPT} 为1V左右。

功耗与延时的关系

- ❖ 影响功耗和延时的因素
- ❖ 电路尺寸优化（动态功耗）
- ❖ 电压优化
- ❖ 综合优化


能耗与延时 vs $V_{DD}-V_T$ (等值线法)

0.18um工艺环振的能耗和延时等值线



(a)

活动因子=1



(b)

活动因子=0.1

最低能耗

a21


a22

幻灯片 45

a21 活动因子降低，动态功耗较不重要，所以电路可以运行在较高的电源电压下，然后可以提高阈值以减少泄漏，总功耗能大大减少。
adm, 2012/10/8

a22 (a) 中最优值出现在 $V_{dd}=0.13V$, $V_t=0.37V$ 处。
adm, 2012/10/8

考虑静态功耗后的EDP



EDP等值线和速度等值线（已归一化）


- 存在最优工作点。
- 要获得比最优工作点更高的速度，必须加大EDP。

工艺设计


工艺	V_{DD}	V_T	面向应用
标准工艺	标准	标准	通常应用
高速工艺(HS)	标准	低	高速应用
低压工艺 (LV)	低	低	以动态功耗为主（高开关活动性）的低功耗应用
低漏电工艺(LL)	标准	高	以静态功耗为主的低功耗应用

电源电压和阈值电压优化

对于给定的延时，进行操作的最优电源电压和阈值电压是在延时等值线和能耗等值线的切点上



尺寸、Vdd优化



目标：使整个电路的功耗最小

- 设计参数： f 和 V_{DD}
- $t_p \leq t_{pref}$ （ $f=1$ 同时 $V_{DD} = V_{ref}$ 的电路延时）

$$t_p = t_{p0} \left(\left(1 + \frac{f}{\gamma} \right) + \left(1 + \frac{F}{f\gamma} \right) \right)$$

$$t_{p0} \propto \frac{V_{DD}}{V_{DD} - V_{TE}}$$

• 减小 f 可以减小总的等效电容 C_{eff} ;

• 如果 $t_p < t_{pref}$, 可以通过降低 V_{DD} 的方法以性能换取功耗的改善

确定晶体管尺寸

性能约束: ($\gamma=1$)

$$\frac{t_p}{t_{pref}} = \frac{t_{p0}}{t_{p0ref}} \frac{\left(2 + f + \frac{F}{f}\right)}{(3 + F)} = \frac{V_{DD}}{V_{ref}} \frac{V_{ref} - V_{TE}}{V_{DD} - V_{TE}} \frac{\left(2 + f + \frac{F}{f}\right)}{(3 + F)} = 1$$

一次翻转的能耗


(E_{ref} 为参考电路即 $f=1$ 及 $V_{DD} = V_{ref}$ 时的能量)

$$E = V_{DD}^2 C_{g1} [(1 + \gamma)(1 + f) + F]$$

$$\frac{E}{E_{ref}} = \left(\frac{V_{DD}}{V_{ref}}\right)^2 \left(\frac{2 + 2f + F}{4 + F}\right)$$

电路总电容

性能不变条件下的 V_{DD} vs. f



- 达到最优尺寸系数之前加大 f ，在保持性能不变时可以降低 V_{DD} ；

- 达到最优尺寸系数后，进一步加大尺寸只会加大自载影响而使性能降低，为了维持性能不变必须提高 V_{DD} 。

- 当 V_{DD} 接近 V_{TE} 时，增加尺寸只允许降低很少的电压

能耗与f间的关系（维持性能不变）


通过改变器件尺寸并同时降低电源电压是降低能耗的有效办法。

- 增大尺寸虽然会增加电容
- 但是性能的改善却允许 V_{DD} 下降

在 f 的最优值之外进一步加大器件尺寸将使能量显著增加

当 V_{DD} 接近 V_{TE} 时，增加尺寸只允许降低很少的电压，因而只能达到很少的能量降低。

考虑能量时的最优尺寸系数小于考虑性能时的最优尺寸



$F = 20$ 时, $f_{opt}(\text{能量}) = 3.53$
 $f_{opt}(\text{性能}) = 4.47$

幻灯片 52

a31

给定 f , 由上图 (式) 可确定唯一的VDD,即可得到对应的E/Eref

adm, 2011/10/17

总结

❖ CMOS电路的功耗来源：

- 充放电功耗： $CV_{DD}V_{sw}f_{0-1}$
- 短路电流功耗：使所有门的翻转时间相等
- 静态泄漏功耗：与阈值电压关系密切、堆叠效应、与电路尺寸成正比

❖ 复杂逻辑门的功耗与输入图形有关

❖ 低功耗设计的衡量方式是能耗最小化

❖ 低功耗设计指标：

- PDP (E)，EDP，ED^x

❖ 最低能耗一般出现在亚阈值区，近阈值逻辑具有最佳的能量效率

总结（续）

✎ 低功耗设计中的折中问题

- P-W-D:
 - 减小门尺寸减小功耗，但增大延时
 - 优先增大能耗大的逻辑门的延时
- $P-V_{DD}$ -D: 降低电源电压会降低功耗，但增加电路延时
 - 存在使EDP最优的 V_{DD}
- E_{dyn} - V_{DD} - E_{leak} : 能耗优化中，加大延时来降低动态能耗的同时会增加静态能耗
 - 损益平衡点（最优工作点）与活动因子有关

总结（续）

- $D-V_T-P_{\text{leak}}$: 阈值电压升高可以降低静态功耗，但增大延时
- 尺寸优化的基础上降低电源电压可以把延时盈余转化成功耗收益。
- 对于给定工艺，存在最优的 V_{DD} vs. V_T 配置。
 - 升高阈值电压的同时升高 V_{DD} ，可以在减小静态功耗的同时维持延时水平，代价是增加动态能耗。

总结（续）


- 补充：纳米工艺下还要考虑不同泄漏电流之间的折中——增大衬底反偏置电压、采用高阈值器件在减小 I_{sub} 的同时会增大 I_{BTBT}

- 信号完整性
- 不确定性
- 可靠性

第五章

数字集成电路的鲁棒性

数字集成电路中的噪声



与信号的摆幅成正比

与信号的摆幅无关

信号完整性



信号完整性



数字电路中的噪声和噪声性能


信号完整性的含义

- ❖ 定义：一个信号在传播通过电路时能多好地保持它原来的形状
- ❖ 研究数字信号的模拟特性。
 - 主要包含两个方面：信号的幅度(电压)和信号时序。
 - 电路中的信号能以要求的时序和电压幅度到达接收电路引脚时，该信号就有满意的信号完整性。


研究电路在存在噪声的情况下如何保持正确的功能。

噪声模型

- ❖ 输入噪声：输入信号所存在的随机扰动
- ❖ 电路噪声：本级电路所引入的随机扰动（电源噪声、耦合噪声）
- ❖ 输出噪声：输出信号中所存在的总噪声。




信号再生




反相器链

再生性：当第一级的输入偏离额定电平时，后面各级仍能恢复其正确值。




仿真结果

开关阈值和单级噪声容限



可再生的



不可再生的

输入信号的最大
偏差不能超过
($V_{OH}-V_M$) 和
(V_M-V_{OL}) (单
级噪声容限)。

LX1

LX1

单级噪声容限所表示的是一个逻辑门所能容忍的最大输入偏差（噪声幅度），超过这一界限将产生逻辑错误。

Li XY, 2014/9/18

(多级) 噪声容限



噪声容限：不只一级存在噪声源时，噪声在传输过程中可以被抑制的最大输入范围

a3

存在噪声 $\mathbf{v_n}$: $V_{out}' = f(V_{in} + v_n)$

泰勒展开: $V_{out}' = f(V_{in}) + v_n \frac{\partial V_{out}}{\partial V_{in}} + (v_n)^2 \frac{\partial^2 V_{out}}{\partial V_{in}^2} + \dots$

反相器
增益



当 $\left| \frac{\partial V_{out}}{\partial V_{in}} \right| < 1$ 噪声被削弱。

幻灯片 8


a3

多级存在噪声的情况下，各级噪声的影响会在传输过程中进行累积，为了避免出现噪声越来越大的情况，应使得每一级对输入噪声进行衰减。
adm, 2011/10/23

信号与逻辑值间的映射



(多级) 噪声容限的定义



电路自身的抗噪声能力

LX4

抗噪声能力 (Noise Immunity) :

与 V_{sw} 成正比的噪声: $g_1 V_{sw}$,

固定噪声: $g_2 V_{Nf}$, g_1, g_2 —— 噪声增益

最大输出噪声 $V_{NM} = \frac{V_{sw}}{2} \geq \sum_i g_{2i} V_{Nf_i} + \sum_j g_{1j} V_{sw}$

$$V_{sw} \geq \frac{2 \sum_i g_{2i} V_{Nf_i}}{1 - 2 \sum_j g_{1j}} \quad \text{最小信号摆幅}$$

信号摆幅必须足够大以克服固定噪声；在增益因子较大时，增加 V_{sw} 没有任何好处。

LX4

这里的抗噪声能力是指电路对自身和环境噪声（本级引入的噪声）的抑制能力。

Li XY, 2015/8/31

信号完整性小结

❖ 噪声：

- 外部噪声、内部噪声；与摆幅有关的噪声和与摆幅无关的噪声

❖ 可再生性

❖ 逻辑门的信号完整性指标

- 单级噪声容限（翻转阈值）：能承受的最大噪声幅度（信号噪声的上限）
- （多级）噪声容限（ NM_L/NM_H ）：避免噪声积累的工作点的范围（输入噪声的传递特性）
- 抗干扰（噪声）能力：本级噪声水平

信号完整性的趋势

- ❖ 由于尺寸缩小和集成度提高，使得所有噪声的组成部分都增加了，且下一代工艺的噪声水平将极大提高。
- ❖ 噪声容限则随着电源电压降低（ V_T 也在降低）而减小。

a12

幻灯片 13

a12

测试和调试阶段的翻转活动和应用时存在偏差，这个偏差如果超出了噪声容限，则会发生测试正确的芯片在应用中出错的情况。

adm, 2012/10/16

- 信号完整性
- 不确定性
- 可靠性

第五章

数字集成电路的鲁棒性

不确定性

PVT扰动

 设计边界


 扰动的统计分析

 容扰动设计

影响电路行为的因素

- ❖ 环境因素：电源电压(均匀分布)、温度
- ❖ 制造因素：工艺扰动(正态分布)

PVT扰动(variation)



工艺扰动

最主要的器件扰动

- 沟道长度 L 扰动（系统性的全芯片线宽扰动，随机性的线边沿粗糙度）
- 阈值电压扰动（主要由随机的掺杂浓度扰动引起，与 WL 成反比）
- 栅氧厚度扰动-相对较小

最主要的互连扰动

- 线宽和间距（由光刻和刻蚀的邻近效应引起）
- 金属与电介质厚度（受抛光过程影响）
- 接触电阻（取决于接触尺寸、刻蚀和清洗步骤）

工艺扰动（续）

🔥 工艺扰动的分类：

- 系统性扰动：
 - 片间扰动(die-to-die, D2D)：不同管芯间的扰动
整个电路的扰动方向是一致的——对应不同的设计边界；
 - 片内扰动(within die, WID)：同一管芯内参数的差异——由版图邻近效应、管芯范围内的加工偏差；
- 随机扰动(random variation)：微观的随机性引起的（随机掺杂、边缘和表面的粗糙）

片间扰动占主导，纳米工艺下后两种扰动在恶化。

电源电压扰动

电源电压扰动的原因

- 电源电压调节器的容差（电源精度）
- 环境噪声：会影响电压源的电源电压
- 电源/地线上的寄生效应所引起的波动（欧姆压降、 Ldi/dt 噪声）

典型情况下，考虑电压扰动具有半值区间为 V_{DD} 的10%的均匀分布

温度

影响温度的因素

- 晶体管的结温等于环境温度与电路封装中功耗引起的温升之和。
- 温升的大小取决于功耗和封装热阻的大小。
- 晶体管的结温有可能大大超过最高环境温度。

受温度影响的参数

- 驱动电流
- 阈值电压
- 导线电阻率

$$\Delta T = T_{chip} - T_{env} = \theta Q$$

Q-产生的热量（能耗）， θ -热阻

芯片表面的温度差异会引起片内的参数差异。

环境温度范围		
Standard	Minimum	Maximum
Commercial	0°C	70°C
Industrial	-40°C	85°C
Military	-55°C	125°C

a17

商用芯片应能在结温达到125°C的情况下工作。

a17

不同用途芯片的温度范围标准

adm, 2011/10/23

扰动的分类

	分类	含义	备注
空间扰动 (静态)	系统扰动 (systematic variation)	扰动与扰动源有定量关系, 可以建模	如D2D, WID. 可以建模预算和消除
	随机扰动 (uncertainty)	扰动源不知道、随机或建模成本很高	如随机掺杂等微观扰动,
时间扰动 (动态)	漂移	随时间 <u>缓慢变化</u> (变化率低于工作频率), 主要由温度波动引起	可通过反馈和补偿消除, 但是探测的采样率需高于变化率
	抖动	随时间 <u>快速变化</u> (变化率接近或高于工作频率), 主要由电源波动引起	无法通过补偿消除, 因为变化率太快, 无法跟踪

不确定性

❖ PVT扰动

❖ 设计边界

❖ 扰动的统计分析

❖ 容扰动设计

设计边界


设计者把工艺和环境的参数的不同组合归总到晶体管性能的不同情况，边界情况可分为：

- (1) 典型情况 (**typical**)，即标称值
- (2) 快速情况 (**fast**)
- (3) 慢速情况 (**slow**)

设计边界：

一个假想的框，电路必须保证在这个框内正常工作。

工艺（设计）角



设计角（Design Corner）

- ❖ 工艺角：T/F/S
- ❖ 环境角（工作条件）：T/F/S
- ❖ 五维设计角：按照NMOS-PMOS-互连线-电压-温度的顺序，如，TTTTT

1.1V商用芯片的环境角参数值

环境角	电源电压	温度
T	1.1V	25°C
F	1.21V	0°C
S	0.99V	70°C

不确定性

❖ PVT扰动

❖ 设计边界

❖ 扰动的统计分析

❖ 容扰动设计

预备知识

指标:

- 扰动 (variation) = σ
- 相对扰动(相对分散度) = 标准差/期望值 = $\frac{\sigma}{\mu}$
——不确定性的优值 (figure of merit)

中心极限定理:

设随机变量序列 $X_1, X_2, \dots, X_N$, 相互独立, 均具有相同的数学期望 μ 与方差 σ^2 , 则:

$$\bar{X} = \frac{1}{N} \sum_{i=1}^N X_i \sim N\left(\mu, \frac{\sigma^2}{N}\right)$$

扰动计算

函数 $Y = f(X_1, X_2, \dots, X_N)$ 各变量的扰动独立，则函数扰动

$$\Delta_{Yi} = \frac{\partial Y}{\partial X_i} \Delta_i$$

$$\sigma_Y^2 = \sum_{i=1}^N \left(\frac{\partial Y}{\partial X_i} \right)^2 \sigma_i^2$$

器件参数扰动对饱和电流的影响

阈值电压扰动 $\sigma(V_T) = \frac{A_{V_T}}{\sqrt{WL}}$

增益因子扰动 $\sigma(k) = \frac{A_k k}{\sqrt{WL}}$

饱和电流:

$$I_{\text{DSat}} = k(V_{\text{GS}} - V_{\text{T}})^\alpha$$

$$\begin{aligned} \frac{\sigma_{I_{\text{DSat}}}^2}{I_{\text{DSat}}^2} &= \left(\frac{\partial I_{\text{DSat}}}{\partial V_{\text{T}}} \right)^2 \sigma_{V_{\text{T}}}^2 / I_{\text{DSat}}^2 + \left(\frac{\partial I_{\text{DSat}}}{\partial k} \right)^2 \sigma_k^2 / I_{\text{DSat}}^2 \\ &= \frac{\left(\alpha k (V_{\text{GS}} - V_{\text{T}})^{\alpha-1} \right)^2 \sigma_{V_{\text{T}}}^2}{\left(k (V_{\text{GS}} - V_{\text{T}})^\alpha \right)^2} + \frac{(V_{\text{GS}} - V_{\text{T}})^{2\alpha} \sigma_k^2}{\left(k (V_{\text{GS}} - V_{\text{T}})^\alpha \right)^2} \\ &= \frac{\alpha^2 \sigma_{V_{\text{T}}}^2}{\boxed{(V_{\text{GS}} - V_{\text{T}})^2}} + \frac{\sigma_k^2}{k^2} \end{aligned}$$

$$\frac{\sigma_{I_{\text{DSat}}}}{I_{\text{DSat}}} \propto \frac{1}{\sqrt{WL}}$$

器件参数扰动对亚阈值电流的影响

$$I_{\text{Sub}} \propto k e^{\frac{V_{\text{GS}} - V_{\text{T}}}{n\phi_t}}$$

热电压(室温时等于26mV)

$$\frac{\sigma_{I_{\text{Sub}}}^2}{I_{\text{Sub}}^2} = \frac{1}{(n\phi_t)^2} \sigma_{V_{\text{T}}}^2 + \frac{\sigma_k^2}{k^2}$$

对比:

$$\frac{\sigma_{I_{\text{DSat}}}^2}{I_{\text{DSat}}^2} = \frac{\alpha^2 \sigma_{V_{\text{T}}}^2}{(V_{\text{GS}} - V_{\text{T}})^2} + \frac{\sigma_k^2}{k^2}$$


通常, 过驱动电压大于 $n\phi_t$, I_{off} 比 I_{on} 对 V_{T} 更敏感。

延时扰动

器件参数扰动引起的逻辑门延时扰动：

LI X.Y.1

$$t_p = \frac{CV_{DD}}{I_{on}} \Rightarrow \frac{\Delta(t_p)}{t_p} = -\frac{\Delta(I_{on})}{I_{on}} \Rightarrow \frac{\sigma^2(t_p)}{t_p^2} \propto \frac{1}{WL}$$



已知 $W/L=1/1$ 时的 $\sigma(I)/I=10\%$,

则下降延时扰动 $\frac{\sigma(t_{pHL})}{t_{pHL}} = 10\%$

上升延时扰动 $\frac{\sigma(t_{pLH})}{t_{pLH}} = 7.1\%$ -单位尺寸的 $\frac{1}{\sqrt{2}}$ 。

路径延时扰动： $D = \sum_{i=1}^N t_{pi}$

- $\sigma^2(D) = \sum_{i=1}^N \sigma^2(t_{pi})$ (各级电路延时扰动相互独立时)

LI X.Y.1 VT的扰动和k的扰动都与 $\sqrt{WL}$ 成反比，所以电流的扰动也与 $\sqrt{WL}$ 成反比。
Li Xiangyu, 2017/11/6

电源电压系统扰动引起的延时扰动

$$\begin{aligned}\sigma_{t_p}^2 &= \left(\frac{\partial t_p}{\partial V_{DD}} \right)^2 \sigma_{V_{DD}}^2 \\ &= C_L^2 \left[\frac{1}{I_d} V_{DD}' + \left(\frac{1}{I_d} \right)' V_{DD} \right]^2 \sigma_{V_{DD}}^2 \\ &= C_L^2 \left[\frac{1}{I_d} - I_d^{-2} g_m V_{DD} \right]^2 \sigma_{V_{DD}}^2\end{aligned}$$

若 $I_d = k(V_{DD} - V_T)^\alpha$ ，则 $g_m = k\alpha(V_{DD} - V_T)^{\alpha-1}$

$$\frac{\sigma_{t_p}}{t_p} = \left| 1 - \frac{\alpha V_{DD}}{V_{DD} - V_T} \right| \cdot \frac{\sigma_{V_{DD}}}{V_{DD}} < 0$$

当MOS管的过驱动电压或 V_{DD} 降低时，系数绝对值会增大，所以低压电路的传播延时时对电源电压的波动更加敏感，延时扰动更加严重。

逻辑路径延时扰动

n级门组成的逻辑路径，D2D扰动和系统性WID扰动对各门的影响相同（各分量不独立），因此

$$\frac{\sigma_{path,D2D_WID_s}}{\mu_{path}} = \frac{\sigma_{gate,D2D_WID_s}}{\mu_{gate}}$$

随机WID扰动的相对分散度

$$\frac{\sigma_{path}}{\mu_{path}} = \frac{\sqrt{n}\sigma_{gate,WID_r}}{n\mu_{gate}} = \frac{\sigma_{gate,WID_r}}{\sqrt{n}\mu_{gate}} \quad \text{均化效应}$$


以此类推，若每级门有m个晶体管驱动门翻转，则由 V_T 扰动引起的整个路径延时的分散度仅是单个晶体管分散度的

$$\frac{1}{\sqrt{m \times n}}$$

最长路径的延时分布

- ❖ **定理：** N 个具有独立标准正态分布的随机变量的最大值 M 的期望值随 N 的增大而增大， M 的标准差随 N 的增大而减小。
- ❖ 电路中存在多个标称关键路径时，其中的最长路径的延时分布（WID扰动造成的）的期望值随路径数目的增加而增大，**最坏情形延时的期望值会显著超过额定延时。**
- ❖ D2D扰动造成的关键路径延时分布与 N 无关，因为它对所有路径的影响相同；

1. 从成品率的角度考虑，要控制关键路径的数目；
2. 典型情况下的次关键路径可能成为实际的关键路径，因此，时序分析不仅要考察关键路径，还要考察延时相近的非关键路径。



不确定性


- ❖ PVT扰动
- ❖ 设计边界
- ❖ 扰动的统计分析

❖ 容扰动设计

- 匹配问题
- 自适应控制
- 容错设计


对数字电路来讲，扰动可能带来
时序错误和逻辑错误。

各种电路不同PVT边界下的延时变化



(a)

工艺-额定电压



(b)

电源电压

不同类型的逻辑门的延时随PVT变化的变化情况不同。

匹配问题


- 器件匹配：相同的尺寸、版图（包括环境）
- 延时匹配(delay tracking)方法：
 - 最佳匹配：复制电路（包括版图和互连线形状）——代价太高
 - 用反相器链匹配：无法保证所有边界条件下都精确匹配——必须留有设计余量

设计的对称性是保证匹配的基本原则。

自适应设计

- ❖ 自适应衬底偏置 (Adaptive Body Bias, ABB)——可补偿D2D阈值扰动
- ❖ 自适应电压调整 (Adaptive Voltage Scaling, AVS)——补偿快慢设计角
- ❖ 温度感知计算




例：双核安腾处理器包含一个单独的嵌入式MCU，每隔20ms监测一次温度，通过反馈调整内核电压使芯片温度保持在限定范围内。



容错设计

🔥 检错和纠错：

🔥 冗余：



LX3

Li XY 2014/9/19

为了在现有工艺基础上进一步提高吞吐率

延时存在不确定性，时钟周期大于最坏情况下的组合逻辑延时（Corner），平均来讲，延时比最坏情况下的延时要小得多。以牺牲处理器性能来保证功能的正确性，带来了电路性能的损失。潜在性能提升：

把时钟周期减小到电路组合逻辑的最大延时以下。由此而产生的问题是电路会出现延时故障。

如果出现的延时故障能够被检测到，电路能够恢复正确状态，并且检测和纠正延时错误的时间代价小于频率升高带来的吞吐率增加，那么整个处理器的性能可以得到提升。

Li XY, 2014/9/19

- 信号完整性
- 不确定性
- 可靠性

第五章

数字集成电路的鲁棒性

可靠性

 可靠性的基本概念

 影响可靠性的因素

可靠性

- ✿ 系统持续正常工作的可信度
- ✿ 表征：出现故障的概率
- ✿ 系统工作的时间越长，发生故障的次数越多。
- ✿ 系统出现故障的概率等于所有器件出现故障的概率之和，故所含器件的数目越多出现故障的概率越高；

系统发生故障的总次数 $\propto$ 工作时间 $\times$ 器件数量

可靠性指标

✚ 平均故障间隔时间**MTBF** (**Mean Time Between Failures**)

MTBF=工作时间/失效次数

✚ 一定时间内的失效次数**FIT** (**Failures In Time**)

失效率单位，定义：1FIT=每 10^9 个小时失效1次


=每1000小时 10^6 个器件失效1次=每小时 10^9 个器件失效1次

故障类型

- ❖ 永久性故障 (hard error) : 不可恢复, 永久损坏
- ❖ 暂时性故障 (soft error) : 发生后会自行消失
造成系统崩溃、数据丢失

“浴缸”曲线

通过老化加速早期失效，淘汰劣质芯片



可靠性

可靠性


影响可靠性的因素

- 互连线损耗
- 闩锁效应
- 栅氧损耗
- 过电压失效

电迁移 (Electromigration)

- 起因：高电流密度导致“电子风”（electron wind），随着时间的增长它将引起金属原子的迁移，形成空洞而引起金属互连线的磨损。

电迁移引起的空洞和小丘



- 原子迁移的方向与电流方向有关，**传输直流电流的导线最易发生电迁移——电源地线**

电迁移（续）

LX6

电迁移取决于电流密度

开始失效的平均时间 $MTTF \propto \frac{e^{\frac{E_a}{kT}}}{J_{dc}^n}$,
 E_a ——激活能, n 一般等于2

要限制电流密度：电迁移电流的极限一般用最大值 J_{dc} 来表示：

温度每升高10°C，电迁移率所要求的金属宽度大约需要翻倍

当前，接触孔处的电流密度变得更加受限

LX6

110°C时， 铝导线的保守极限电流 J_{dc} 为1~2mA/um²，
铜导线的保守极限电流 J_{dc} 可达10 mA/um² 甚至更高，
接触孔截面处的最大电流密度要更小。

Li XY, 2015/10/27

自热效应 (Self-heating)

起因：导线中的大电流产生功耗，使周围温度升高：


- 温度高的导线具有更大的电阻和延时
- 容易引起电迁移

自热效应与电流密度的均方值 (RMS) 有关

$$I_{rms} = \sqrt{\frac{\int_0^T I(t)^2 dt}{T}}$$

自热效应限制了双向信号线中的RMS电流。

加宽导线、或者缩小晶体管尺寸




连接nMOS 和pMOS 管的导线中流过的单向电流

热载流子 (Hot Carriers)

🔥 热载流子：晶体管翻转时，一些高能量的载流子（热电子）可能会注入到栅氧中被捕获

- 使器件特性改变：
 - V_{Tn} 增大, $|V_{Tp}|$ 减小
- 带来器件失配

（随着被捕获的电荷不断增多而越来越差。）



- 衬底电流引起噪声, Latch-up, 以及动态节点漏电
- 热电子问题最严重情形发生在: $V_{GS} \approx V_{DS}/2$ 和高 V_{ds} 情况下

限制电源电压, 限制 V_{DS}

LX7

漏端强电场引起(碰撞电离)，高能热电子与晶格碰撞产生电子/空穴对，
电子在电场作用下进入漏极，空穴形成衬底电流。

电子在强纵向电场作用下进入甚至穿过栅氧，引起栅电流。

Li XY, 2016/10/24

负偏温度不稳定性

- ❖ MOS管中的纵向电场会使得栅氧化层和半导体之间的Si-SiO₂界面上产生陷阱（氧化层正电荷），会改变阈值电压。 $V_{GS} < 0$ 的PMOS在高温下这一现象过程最为严重。随着时间推移，PMOS管的阈值电压（绝对值）会逐渐升高——**负偏温度不稳定性**(Negative Bias Temperature Instability, NBTI)。
- ❖ **NBTI** 会造成：
 - 延时增加
 - 匹配特性降低，电路失效
 - 老化的速度与栅电压大小有关——应避免匹配的PMOS对有不同偏压（NBTI的程度会存在差别）。

与时间有关的栅氧介质击穿

与时间有关的栅氧介质击穿（**Time-Dependent Dielectric Breakdown of gate oxide**）

栅氧将随时间的增长而磨损，其失效率与温度及栅氧厚度呈指数关系。

电压过冲（由电源噪声或I/O pad上的反射等因素引起）时，**TDDDB**最严重。

降低电源电压、采用厚氧化层、控制芯片温度，最小化电源噪声。

过压失效(overvoltage failure)

🔥 静电放电 (**Electrostatic discharge**)

静电进入I/O pad 时发生静电放电 (**ESD**)，引起非常大的瞬时电压和电流

🔥 栅氧击穿 (**Oxide breakdown**)

高电压加载到晶体管栅极上会引起栅氧层的击穿和电弧，使器件损坏

🔥 穿通 (**punch through**)

过高的源漏电压导致源漏耗尽层连在一起，即所谓的源漏穿通

改善方法：降低电源电压，最小化电源噪声，IO pad使用厚氧化层晶体管

软错

- ❖ 软错是存储器中随机的、不反复出现的数据位错误
- ❖ 起因： α 粒子的碰撞效应。 α 粒子在运动中丧失能量的同时会在硅中产生电子—空穴对，这些过剩的载流子被收集到晶体管扩散区的终端时，如果所聚集的电荷达到了与原有节点上的电荷量相当时，原有节点上的电压就会被破坏。
- ❖ α 粒子来源
 - 宇宙射线
 - 集成电路互连线和封装材料中的放射性杂质
- ❖ 防止软错出现的措施
 - (1) 在状态节点上保持一定量的临界电荷
 - (2) 使敏感器件远离粒子源（焊接点）
 - (3) 老化铅，使超过放射性杂质的半衰期
 - (4) 采用高纯度铝互连
 - (5) 采用检错和纠错编码


研究预测：随着单位面积内的逻辑状态节点数量每代工艺翻一番，单个逻辑状态位发生软错的概率每代工艺将增长8%。

小结

- ✚ 可靠性：单位时间内发生故障的概率
- ✚ 引起可靠性问题的机制
 - 互连线损耗：电迁移、自热效应
 - 栅氧损耗：热载流子、NBTI
 - 过压失效：栅氧击穿、源漏穿通
- ✚ 提高可靠性的方法
 - 降低电源电压
 - 最小化电源噪声，避免出现电压过冲
 - 加宽导线，限制电流密度
 - 采用厚氧化层器件

电路的稳定性

a15



a15

当一个设计的逻辑功能经过验证确保正确的情况下，实际加工后出现了运行错误时我们可以根据故障出现的条件划分为三种情形，它们分别对应于信号完整性问题、偏差问题和可靠性问题。

adm, 2011/10/23

总结（1）

- ✿ 保证功能正确需要逻辑部件具有足够的噪声容限、良好的抗噪声能力和信号再生能力，还需要较低的噪声水平。
- ✿ 信号完整性涉及信号幅度和时序两个方面的约束
 - 噪声与非理想特性的存在会引起信号完整性问题
 - 片内噪声（与信号幅度有关）-片外噪声（与信号幅度无关）；幅度噪声-相位噪声
- ✿ 扰动问题
 - PVT扰动的来源
 - PVT扰动分类：静态的和动态的；系统性的和随机性的；D2D/WID

总结（2）

考虑扰动的电路设计：

- 电路设计要留有余量，保证芯片在所有设计边界上都满足设计要求
 - 分析不同指标的最坏情况时要选择正确的设计边界
- 匹配必须在所有设计边界下都满足匹配关系——最好的匹配方法是完全复制
- 扰动对设计的影响
 - 分散性的评价指标（优值）—— σ/μ
 - 控制关键路径数量
 - 平均化可以降低参数分散性
- 减小扰动的的设计：增大过驱动电压、增大器件面积
- 容扰动设计：自适应调整，容错/纠错技术

总结（3）

- ✿ 可靠性反映了系统出现故障的概率
- ✿ 影响IC可靠性的各种机制，可靠性问题随着工艺特征尺寸的缩小而变得严重，影响了器件性能的提高。
 - 电源电压和信号摆幅受到限制
 - 可靠性问题引起器件参数的老化，增大了 V_T 的扰动
- ✿ 提高可靠性方法：
 - 限制VDD和电源噪声，限制电流密度，控制温度，增加氧化层厚度